《表1 Verilog HDL代码设计主要参数》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA和CD74HC4046的数字移相器的设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

FPGA部分的功能是对CD74HC4046AE的压控振荡器输出频率进行360分频，然后根据输入的移相步进量compare＿key[8..0]产生移相方波clk＿out2。此部分通过硬件描述语言Verilog HDL(Verilog Hardware Description Language，Verilog HDL）按照图1所示模块化设计，代码参数释义见表1。