《表9 FBC算法Verilog硬件仿真测试》
提示：宽带有限、当前游客访问压缩模式
对FBC算法进行了Verilog硬件仿真实现测试，测试环境为基于Xilinx公司的ISE Design Suite14.7软件工具和Xilinx virtex 5 FPGA芯片.结果如表9所示.
| 图表编号 | XD00121208900 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2019.12.01 |
| 作者 | 冯秀涛、曾祥勇、张凡、曾光、唐灯、甘国华、王永兴 |
| 绘制单位 | 中国科学院数学与系统科学研究院中国科学院数学机械化重点实验室、湖北大学数学与统计学学院应用数学湖北省重点实验室、兴唐通信科技有限公司、战略支援部队信息工程大学网络空间安全学院数学工程与先进计算国家重点实验室、西南交通大学数学学院、北京太一云科技有限公司、北京科技大学计算机与通信工程学院、中国科学院数学与系统科学研究院中国科学院数学机械化重点实验室、中国科学院大学数学学院 |
| 更多格式 | 高清、无水印（增值服务） |
