《表2 INPUT BUF输入信号延迟仿真结果》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《应用于抗辐照FPGA的多标准I/O电路设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

对于INPUT BUF电路而言，最重要的参数是信号的输入延迟时间TDP。采用Hspice仿真工具，对以上2个电路模块进行仿真，仿真条件为:输入信号（VILmax～VIHmin）、VCCA=1.425 V、VCCI拉低5%、温度T=125℃。仿真结果如表2所示。