《表5 弱上拉/下拉电阻仿真结果》

《表5 弱上拉/下拉电阻仿真结果》   提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《应用于抗辐照FPGA的多标准I/O电路设计》


  1. 获取 高清版本忘记账户?点击这里登录
  1. 下载图表忘记账户?点击这里登录

弱上拉/下拉电路在芯片内部上电过程中为输出端口提供一个可知的电平,其电路结构如图9所示。上拉管为PMOS管,若上拉PAD电压,则PMOS管栅极为低电平,PAD接到电源电压上。下拉管为NMOS管,若下拉PAD电压,则NMOS管栅极为高电平,PAD接到地上。在温度T=25℃、工艺TT、VCCA=1.2 V的仿真条件下,上拉/下拉电阻仿真结果如表5所示,该仿真阻值满足设计要求。