《表2 LU一般方法和并行算法(数据2)》
由表2所见,对于30阶、100阶及更高维数的矩阵,即使在并行条件下所花时间均小于一般算法,但是效果并不十分显著。由于分割矩阵所占用FPGA其板上逻辑单元和缓存大小的影响,分割次数也会受影响。因此,对于超大维数矩阵,只能采取低次分割方法,其算法复杂度仍为3次,如图6所示。
图表编号 | XD0088248500 严禁用于非法目的 |
---|---|
绘制时间 | 2019.08.20 |
作者 | 曹政、张永明 |
绘制单位 | 上海大学机电工程与自动化学院、上海大学机电工程与自动化学院 |
更多格式 | 高清、无水印(增值服务) |