《表4 性能对比:基于国密算法SM2软硬件协同系统的FPGA架构》
利用Verilog-HDL实现SM2加密模块,支持SM2256位素数域上的模运算和点乘运算,该IP基于SMIC0.13μm ARM标准单元库,通过综合工具Design Complier完成SM2加密IP的逻辑综合。由综合结果表明,该IP的最大工作频率达到200 MHz,加密IP的等效门面积为248.9K,利用模式选择器可完成不同素域下的模运算。为了便于与其他ECC系统进行性能对比,进行多次综合迭代,得到最优的逻辑综合结果,性能对比如表4所列。
图表编号 | XD0056446000 严禁用于非法目的 |
---|---|
绘制时间 | 2019.07.01 |
作者 | 张盛仕、胡湘宏、熊晓明 |
绘制单位 | 广东工业大学自动化学院、广东工业大学自动化学院、广东工业大学自动化学院、广州国家现代服务业集成电路设计产业化基地 |
更多格式 | 高清、无水印(增值服务) |