《表4 不同方案128点FFT计算量比较》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《应用于UWB系统的低硬件开销128点FFT处理器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文方案基于QUARTUS PRIME工具软件进行开发，使用Verilog语言进行设计。表4所示为不同方案128点FFT计算量的比较，包括了布斯乘法器使用量，CSD常数乘法器使用量，复数加法器使用量，计算时间以及延迟的比较。本文的设计方案计算时间为6TA+3TMUX+2TN，表4中TA代表加法单元运算所需时间，TMUX代表选择器单元运算所需要时间，TN代表取补码运算所需时间，TM代表乘法单元运算所需时间。由于本文的设计方案只利用CSD常数乘法器来完成复数乘法运算，因此只需考虑加法单元，取补码单元以及选择单元的计算时间。由于乘法单元计算所需时间要高于加法单元计算所需时间。因此，本文方案的计算时间同其他方案一样能够满足128点FFT处理器实时处理的需求。表5所示为不同设计方案逻辑单元使用量，寄存器使用量，记忆体单元使用量和动态功耗的比较。设计的输入字长设置为12位，输出字长设置为22位，器件家族选择的是Cyclone 10 LP，功率评估等级（Power estimation confidence，PEC）为高。编译报告显示，对比于其他方案[8-11]，本文的设计方案至少可节省逻辑单元使用量40%，寄存器使用量3%，记忆体单元的使用量14%。同时，基于本文设计方案的128点FFT处理器的动态功耗仅仅为5.59 mW。图10所示为基于MODELSIM RTL级仿真结果（输入序列的实部和虚部设定为1～128），与MATLAB计算的结果一致，证实了本设计方案的有效性。