《表1 基于TVD的异或门电路能耗独立性能对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于TVD的逻辑混淆电路设计及其性能分析》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

表1给出了基于TVD的异或门电路与其他电路结构的异或门能耗独立性能对比.为使仿真分析结果更接近芯片实际的工作环境，需要考虑工艺偏差、电压波动及温度变化对电路性能的影响测试5种典型PVT（Process，Voltage，Temperature）组合条件，仿真环境如下:（1）TYP（Typical）:TT工艺角，工作电压与标准电压一致，设置为1.2 V，环境温度25℃；（2）BCF（Best Case Fast）:FF工艺角工作电压比标准电压高10%，环境温度-40℃；（3）WCS（Worst Case Slow）:SS工艺角，工作电压比标准电压低10%，环境温度125℃；（4）TL（Typica Leakage）:TT工艺角，标准电压，环境温度125℃（5）ML（Maximal Leakage）:FF工艺角，工作电压比标准电压高10%，环境温度125℃.从表1中可知在不同PVT下，本文所提出的基于TVD的异或逻辑混淆电路的归一化能量偏差均低于0.107 2%，归一化标准差均低于0.045 3%，相比静态（ST）电路仿真得到的结果，在归一化能量偏差、归一化标准差分别降低了47.07%和21.79%，具有显著的抗DPA攻击性能.