《表1 异或门逻辑关系及端口功率值Tab.1 XOR gate logical relations and port power values》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《二维光子晶体全光异或门的设计及研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

将边界条件设置为完全匹配层边界条件（PML），用时域有限差分法（FDTD）[17]分析该结构的电场稳态分布。当光信号仅从PINA端口输入（A=″1″，B=″0″）时，输出端POUT的透射率为92%，对应的逻辑关系为“1 OR 0=1”，而未激发端PINB的透射率仅为15%，损耗较小，对应逻辑为“0”。同理，当光信号仅从PINB端口输入（A=″0″，B=″1″）时，输出端POUT的透射率也为92%，对应的逻辑关系为“0 OR 1=1”，同样未激发端PINA的透射率仅为15%，对应逻辑为“0”。最后，在两个输入端PINA和PINB同时输入光信号（A=″1″，B=″1″）时，输出端POUT的透射率仅为17%，对应逻辑为“0”，则相应逻辑关系为“1 OR 1=0”。这3种情况的电场稳态分布如图4所示，该器件的逻辑关系及各端口的透射率见表1。由图4和表1可以得出，该结构可以实现异或逻辑功能且逻辑“0”和“1”区分度明显。