《表3 异或门真值表:二维光子晶体全光逻辑门的设计与仿真》
对与门结构采用非对称结构进行改进,得到异或门,其尺寸约为14.3μm×11μm。因为从数字电路异或真值表中得到,如果两个输入信号都存在,则输出逻辑“0”,这意味着两个输入信号应该发生相消的干扰,可通过控制端口A和B分别到输出端的路径长度不同来实现。设计的异或门结构如图8所示,谐振腔是非对称结构。利用时域有限差分法对其结构进行模拟分析,得到如图9所示的场分布图和图10所示的透射率分布图,只有一个端口有信号入射时,与谐振腔耦合的信号部分沿顺时针方向传播,部分沿逆时针方向传播,顺时针和逆时针相位差很小,产生相长干涉,因此在输出端口检测到逻辑“1”;如果同时在A、B端口发射信号,则在谐振腔中引入的路径差在输出端口产生相消干涉,从而实现输出端的逻辑“0”。输出端时间响应为130fs,根据表3所示的真值表,对比度为9.14dB。
图表编号 | XD00102423900 严禁用于非法目的 |
---|---|
绘制时间 | 2019.09.25 |
作者 | 刘振、吴蓉、严清博、吴小所 |
绘制单位 | 兰州交通大学电子与信息工程学院、兰州交通大学光电技术与智能控制教育部重点实验室、兰州交通大学电子与信息工程学院、兰州交通大学电子与信息工程学院、兰州交通大学电子与信息工程学院、兰州交通大学光电技术与智能控制教育部重点实验室 |
更多格式 | 高清、无水印(增值服务) |