《表5 与通道降维结合后的残差模块精度和效率》
为进一步提升可分离残差模块效率,对可分离残差模块内部通道进行降维。在图2(c)中可以将1×1卷积用于降维和升维,构建更高效的可分离残差模块。实验分别测试了图2(c)中不用1×1卷积降通道,图6(a)中用1×1卷积将通道数降为1/2和图6(b)中用1×1卷积将通道数降为1/4时的精度(Miou)、参数量和单张图像测试时间,结果如表5所示。其中,DS-Non-Bt代表所用的可分离残差模块,DS-Bt-1/2和DS-Bt-1/4分别代表将通道数降为1/2和1/4时的可分离残差模块。
图表编号 | XD0034836900 严禁用于非法目的 |
---|---|
绘制时间 | 2019.03.10 |
作者 | 路文超、庞彦伟、何宇清、王建 |
绘制单位 | 天津大学电气自动化与信息工程学院、天津大学电气自动化与信息工程学院、天津大学电气自动化与信息工程学院、天津大学电气自动化与信息工程学院 |
更多格式 | 高清、无水印(增值服务) |