《表1 实现方法比较：一种位宽可变的CRC校验算法及硬件实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种位宽可变的CRC校验算法及硬件实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

*注:T表示FPGA本地时钟周期。

如表1所示，对于硬件实现来说，查表法需要占用芯片面积构造一个ROM实现的表，在硬件资源紧张的情况下，CRC计算可以有2种方式:1) 本文提出的位宽可变的串行方式；2) 并行公式推导计算的方式。位宽可变的串行计算算法结构规则，程序模块可移植性强，硬件资源耗费少，可靠性高，缺点是每个时钟周期只能计算1位的结果，速度较慢，适用于数据位宽多变的通讯模式。并行方式是每次输入一组并行数据，同时产生出CRC结果。并行方式处理速度较快，但是需要根据数据位宽改变算法，适合用于传输固定位宽数据的高速通讯模式。