《表1 结构设计参数列表：SM4算法CTR模式的高吞吐率ASIC实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《SM4算法CTR模式的高吞吐率ASIC实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

表1为本文提出的电路结构参数列表，从表中可以看出，本文设计的可扩展性主要体现在数据平面上。输入数据位宽为128 bit的整数倍，比如128/256/1 024 bit。输入数据被分割为N个128 bit的数据分组，每个分组输入到一个加解密通道中，所有的加解密通道同步并行执行加解密运算。完成加解密运算之后，将各个通道输出的128 bit运算结果合并拼接输出。