《表4 1.5 V PMOSFET器件的设计结果》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《基于0.13μm工艺的1.5V低功耗MOSFET器件设计》
对于1.5 V PMOSFET器件,通过DOE 46个实验条件得到了最佳条件(第23号实验片)如表4所示,在省掉了一层P型源漏端离子注入的同时,保持原有器件的性能。通过增加一道30 keV的PLDD注入并将原来的轻掺杂区注入能量降低3 keV,浓度降低1×1014个/cm3,Pocket离子注入角度调整到40°,同时增加VT离子注入浓度到2×1013个/cm3来降低漏端与衬底漏电流,使得PMOSFET关断条件下漏电流(IOFF)从1.137p A/μm降低到0.93 p A/μm,并且在省掉了一道P型源漏离子注入制程之后,饱和电流(IDSAT)和源漏和衬底的PN结反偏漏电流(JLEAK)也达到实验设计要求。
图表编号 | XD0030513500 严禁用于非法目的 |
---|---|
绘制时间 | 2019.01.20 |
作者 | 王鹢奇 |
绘制单位 | 中芯国际集成电路制造(上海)有限公司 |
更多格式 | 高清、无水印(增值服务) |