《表4 负向移动时A、B信号状态》
在实际的Verilog程序中,由于相关逻辑较为复杂,导致这个部分程序偏长,考虑到篇幅问题不在这里例举程序段,而在这里阐述一个在研究过程当中较为典型的问题,在实验当中发现部分光栅尺输入信号在跳变边沿存在一定程度的抖动,而这个抖动对于计数的影响非常大。因此,在程序设计当中设置了一个1us的跳变保护模块,基本的思想就是,在采集到一个跳变以后,会开始一个1us的计时器,当1us内没有出现电平跳变,才认定此次跳变可以作为测距计数的使能,否则该电平跳变采集无效,等待下次跳变采集。
图表编号 | XD0028781100 严禁用于非法目的 |
---|---|
绘制时间 | 2019.02.01 |
作者 | 段可、王彩霞、牟畅、刘鹏、姜浩 |
绘制单位 | 长春理工大学电子信息工程学院、长春理工大学电子信息工程学院、长春理工大学电子信息工程学院、长春理工大学电子信息工程学院、中国华录·松下电子信息有限公司 |
更多格式 | 高清、无水印(增值服务) |