《表1 板间FPGA与DSP通信速率》
提示：宽带有限、当前游客访问压缩模式
本系列图表出处文件名：随高清版一同展现
《基于高性能DSP平台及其开发环境的SRIO模块的测速方法及应用研究》
实验每次连续测试10次，每次测试包数不小于一亿包，取接收端输出速率平均值作为板间SRIO速率。实验结果如表1所示。FPGA实验波形如图5、6所示。
| 图表编号 | XD00222311500 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2020.07.28 |
| 作者 | 陶子然、曹文君、王沁喆、叶文静 |
| 绘制单位 | 中国电子科技集团第三十八研究所、中国电子科技集团第三十八研究所、中国电子科技集团第三十八研究所、中国电子科技集团第三十八研究所 |
| 更多格式 | 高清、无水印（增值服务） |
