《表1 修改的宏定义：基于FPGA的量子通信中经典信道的设计与实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的量子通信中经典信道的设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

使用片内RAM实现包存储器，可提升TCP的性能。以数据上行为例对片内RAM包存储器的工作原理进行说明。当Nichestack TCP/IP对主存储器中的原始数据进行处理时，NicheStack TCP/IP将从包存储器的空闲缓存队列中删除一个缓存，并将处理好的包放置到该缓存中，之后将这个缓存地址传递给以太网设备驱动程序。通过修改ipport.h文件中表1所列出的宏定义，可将NicheStack TCP/IP包存储器的缓存队列映射到片内RAM包存储器，这样当以太网设备驱动程序使能发送SGDMA进行数据传输时，数据源地址是片内RAM包存储器，数据目的地是TSE，由于发送SGDMA不占用主存储器数据端口，Nichestack TCP/IP可继续对主存储器内的原始数据进行处理，提升TCP性能。