《表1.样本信息：基于FPGA的高清HD-SDI视频采集系统设计与实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的高清HD-SDI视频采集系统设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

USB3.0控制接口模块通过控制FX3与FPGA的GPIF II接口，实现FPGA与FX3之间的数据交互。在该方案中，FPGA每秒定时将1 920×1 080的25帧HD-SDI图像数据以及信号的连接状态和各个模块的工作状态（系统监测信号如表1所示）[12]上传给FX3，同时FX3将上位机控制指令（如表2所示）下发给FPGA以同步和控制各个模块的运行。