《表1 复用结构与全并行结构所需的硬件资源对比Tab.1 Comparison of hardware resources required for multiplex structure and f

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的低硬件复杂度的极化码编码实现方案》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

通过基于Xilinx旗下的XC7Z020CLG484-2这款FPGA实现该模块。单个模块所需的查找表（LUT）数量为13个，触发器（FF）数量为18个，需要的IO数量为17个。当此模块作为子模块被调用时，IO会被内部连线代替。单独驱动此模块，会消耗一个全局时钟资源（BUFG），而在被当作子模块使用时，不会直接使用BUFG。表1为复用结构实现一次克罗内克积运算与全并行编码结构[3]所需硬件资源的对比。