《表1 模拟数据算法处理时间》
我们提出的端元生成方法支持利用乘式迭代进行端元优化迭代。由表1可知,在4核处理器主频2.3 GHz的条件下,本方法在图1所示的端元提取精度条件下,与其他方法相比处理时间大幅减少。
图表编号 | XD00180449600 严禁用于非法目的 |
---|---|
绘制时间 | 2020.07.15 |
作者 | 石悦、王宏琦、郭新毅 |
绘制单位 | 中国科学院电子学研究所、中国科学院网络信息体系技术科技创新重点实验室、中国科学院大学、中国科学院电子学研究所、中国科学院网络信息体系技术科技创新重点实验室、国电联合动力技术有限公司 |
更多格式 | 高清、无水印(增值服务) |