《表1 推荐的FPLL、已有的FPLL和传统FPLL的环路参数》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《面向极低功耗收发器的分数锁相环架构设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

传统的FPLL、基于已有技术的FPLL和推荐的FPLL的环路参数如表1所示，其中KVCO、f VCO和BW分别为VCO的增益、输出频率和FPLL的环路带宽，并且I1、C和K的取值为了使FPLLs中电荷泵的的增益相同。因为VCO为Vtune控制的频率输出器件，它的频谱特性与Vtune具有一致性，所以可以通过仿真Vtune的频谱分析不同FPLLs架构的毛刺性能。因为N.F=120.13，参考频率f REF为20 MHz，f VCO的频率为2 402.6 MHz，因此FPLLs锁定时Vtune的值为513 m V。此外，N1的设定方法如下：将N1设为变量，同时将锁定时间和在10 MHz或其他频点处的分数毛刺设为因变量，通过计算机仿真得到锁定时间急剧上升且毛刺没有较明显改善的临界点。本设计中的临界点为27，因此N1的值设为27。