《表2 三种输入模式下时间要求》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于dsPIC30F6010A的并口NAND Flash驱动设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

接口信号及各信号之间的时间要求通过时序定义来得到。命令输入的时序定义如图3所示，接口信号的时间要求在表2中列出。因命令输入发生在WE#上升沿，因此与WE#上升沿相关的几个时间是设计的关键所在：t WP写使能脉冲宽度时间-最小为10ns；t DS数据建立时间-最小7ns，即命令输入后WE#需至少保持使能7ns才可以置高；t DH数据保持时间-最少5ns，即WE#置高后命令需要至少保持5ns；t CLS命令锁存使能建立时间-最少10ns；t CLH命令锁存使能保持时间-最小为5ns，即WE#置高后CLE需至少保持为高5ns。