《表3 DAC输出测试结果》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种基于FPGA的多通道数据采集系统设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文设计了一种多通道数据采集系统，包括硬件和上位机软件。经过长时间连续板上测试，得到DDR2写入速度为3 100.8 Mb/s，读出速度为3 043.4 Mb/s，ADC的ENOB可达9.08，SNR为60.0 dB，典型DNL小于0.3 LSB，INL小于1.3 LSB，DAC输出直流误差小于0.1%。整个系统运行稳定，可由用户灵活控制，证明了设计方案的可行性。