《表1 本文与文献[10]的实验结果比较》
在表1中可以看出本文的平均老化延时改进率为36.76%,文献[10]的平均老化延时改进率31.71%,本文的老化延时改进率明显高于文献[10],其原因是本文考虑了插入传输门之后输出信号的变化。面积开销显著减小,是因为本文更新了一组新的关键路径,与文献[10]相比,本文只需对更少的关键门进行插入传输门防护,大大减少了冗余门,因此优化效果更好。这表明并非对所有采用STA得到的静态关键门集合插入防护门后,都可以使电路得到最佳延时改善。
图表编号 | XD00131096400 严禁用于非法目的 |
---|---|
绘制时间 | 2020.03.01 |
作者 | 高磊、李丹青、郑文军 |
绘制单位 | 安徽理工大学计算机科学与工程学院、合肥工业大学电子科学与应用物理学院、安徽理工大学计算机科学与工程学院 |
更多格式 | 高清、无水印(增值服务) |