《表1 控制信号与衰减器工作状态的关系Tab.1 Relations between control signals and attenuator working states》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《5～40 GHz CMOS衰减器的设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文设计的5~40 GHz衰减器采用电阻衰减网络结构，使用5 bit数字信号分别对5个衰减位进行控制，所有NMOS开关管均采用体端悬浮技术。整个衰减器的电路原理图见图6。图6中VDD为n阱提供1.5 V电位；VC0，VC1，VC2，VC4和VC8分别为0.5，1，2，4和8 d B衰减位提供控制信号。控制信号与衰减器工作状态的关系见表1。