《表2 FDC模块资源使用统计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《FPGA实时多普勒中心频率估计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

基于FPGA的多普勒中心频率估计为弹载SAR纯FPGA实现的一部分，已经在某项目上实现，并完成了各项测试，所有指标均达到或优于相关要求。SAR成像模块采用一片Xilinx公司的Virtex 7系列xc7vx690t芯片外扩2片DDR3芯片，完成多普勒中心频率估计、RCMC、多普勒调频率估计以及方位向压缩，生成4 096×2 048大小的图像。系统信号处理模块主频为200 MHz，系统LE资源占用约占芯片总资源的58%。信号处理板数量由原理样机的4块减少为2块，处理功耗下降85 W以上。FDC模块资源使用情况如表2所示。其中arcTan函数为采用cordic完成相关数据的反正切计算；CorrComplex函数计算复数据相关；corrMemRe函数为使用LUT资源例化相关累积。lsqFDC函数使用最小二乘法实现二次曲线拟合系数估计。genFDC函数使用lsqFDC计算的系数，实时生成2 048点有效场景的FDC值；thetaWarp函数完成相位角解缠绕。FDC估计模块在RC数据接收过程中直接流水完成，不消耗额外的运行时间，接收完数据可以直接得到相关累积结果。为了使参数拟合和插值模块不产生等待，FDC相关累积模块抛弃最后一个方位向累积，直接转入多普勒参数拟合状态，因基于最小二乘的二次曲线拟合和插值模块以及后续的多普勒模糊数叠加模块总处理时间为4 124个时钟周期，在200 MHz处理时钟下，为2.1μs，远小于重频周期。因而可以在RC数据接收完最后一包距离向脉压数据前直接输出FDC估计结果，直接转入RCMC处理，实现系统“0等待”，因此FDC估计模块系统消耗时间为0。