《可靠系统的设计理论与实践 下》求取 ⇩

目录1

第一部分 可靠系统的设计理论7

第一章 基本概念7

1.1可靠性的重要性7

1.2数字系统的层次8

1.3系统寿命期的各个阶段9

1.4容错计算的特性及其定义10

1.4.1可用度10

1.4.2可靠度10

1.5制造阶段11

1.5.1设计成熟性测试11

1.5.2进料检验12

1.5.3工艺成熟性测试15

1.6运行阶段16

1.7拥有费用17

1.8模型系18

1.9可设计的参量19

参考文献20

第二章 故障及其表现21

2.1引言21

2.2故障的表现23

2.2.1物理缺陷23

2.2.2逻辑级故障的类别29

2.2.3系统级的抽象29

2.3故障的分布32

2.3.1概率复习32

2.4样本数据与数学分布的拟合35

2.4.1极大似然估计法35

2.4.3线性回归分析36

2.4.2韦伯参数的极大似然估计36

2.4.4置信区间37

2.4.5符合良度检验37

2.5永久故障的分布：MIL-HDBK-217模型40

2.5.1寿命期测试和现场数据40

2.5.2永久失效数据的分析：估计分布及其参数47

2.6自动失效率计算52

2.7瞬时错误和系统错误的分布53

2.7.1数据收集53

2.7.2图形化数据分析54

2.7.3参数的置信区间61

2.7.4符合检验61

2.8小结61

参考文献63

习题63

第三章 可靠性和可用性技术StevenA.Elkind64

3.1避错技术68

3.1.1环境变化68

3.1.2质量控制71

3.1.3元件集成度75

3.2故障检测技术77

3.2.1二模冗余78

3.2.2检错码82

3.2.3自校验、故障保险和失效－安全逻辑101

3.2.4监视计时器和超时107

3.2.5相容性检验和权力检验108

3.3屏蔽冗余110

3.3.1N模表决冗余110

3.3.2纠错码118

3.3.3屏蔽逻辑128

3.4动态冗余135

3.4.1可重组的二模冗余136

3.4.2可重组的NMR140

3.4.3后援备件147

3.4.4缓慢降级151

3.4.5重组153

3.4.6恢复161

3.5小结166

参考文献166

习题167

第四章 可维护性和测试技术174

4.1生产阶段175

4.1.1参数测试175

4.1.2验收测试177

4.1.3可测试性设计182

4.2现场操作186

习题190

参考文献190

第五章 评价标准StephenMcConneDanielP.Siewiorek191

5.1评价标准概述191

5.1.1硬件评价191

5.1.2软件评价196

5.2模型技术201

5.2.1组合模型201

5.2.2马尔柯夫模型235

5.2.3系统可用性模型264

5.2.4建立冗余影响性能的模型271

5.3系统设计的综合分析275

5.3.1设计实例：PDP-8/e276

5.3.2实例分析281

5.4小结285

习题286

参考文献286

6.1引言和基本概念295

6.1.1定义295

第六章 财经考虑295

6.1.2维护费用296

6.1.3用户拥有费用298

6.2现场服务概观和费用模型300

6.2.1维护费用模型300

6.2.2寿命期费用LC2.（Life-CycleCost）模型303

6.2.3具有综合数据成分的LCC模型307

6.3结论311

参考文献311

习题311

A.1基本定义313

A.1.1冗余313

附录A 差错控制的编码技术D.T.TangR.T.Chien313

A.1.2源码314

A.1.3分组码314

A.1.4二元码314

A.2数字数据信道中的差错314

A.2.1传送与存储314

A.2.2源编码314

A.2.3调制与解调315

A.3差错源315

A.3.1差错统计315

A.3.2存储316

A.3.3信道模型316

A.4编码中的数学结构316

A.4.1线性分离码317

A.5.1差错症候318

A.5对编码与译码的一般要求318

A4.2多项式循环码318

A.5.2条件极大似然译码319

A.5.3极大似然译码319

A.5.4最小距离译码319

A.6线性开关线路与移位寄存器320

A.6.1使用延迟算子D的多项式320

A.7编码器和译码器323

A.8差错控制码的功能分类325

A.9编码策略325

A.9.1差错检测326

A.9.2部分纠正327

A.9.3抹除327

A.10.1数据通信328

A.10某些差错控制的应用328

A.9.5顺序译码法328

A.9.4自适应编码方案328

A.10.2数据存储器329

A.10.3辅助存储器329

A.10.4数字多分支型差错控制330

A.11结束语330

附录1 线性码的结构331

附录2 多项式码的结构332

附录3 求生成多项式的方法333

附录4 特殊的差错控制码337

附录5 循环冗余校验343

参考文献344

附录B 算术差错码在数字系统设计中应用的代价和效果的研究AlgirdasAvi？ienis345

B.1码评价方法论345

B.1.1问题的范围345

B.1.3效果准则346

B.1.2代价准则346

B.1.4逻辑故障分类348

B.2二进制算术处理器中的故障后果349

B.2.1并行算术运算中的基本故障349

B.2.2二进制处理器中的重复使用故障351

B.3低代价以2为基数的算术码352

B.3.1算术差错码的实现352

B.3.2低代价校验算法353

B.3.3故障效果：一次使用故障354

B.3.4故障效果：确定性重复使用故障354

B.3.5故障效果：非确定性重复使用故障355

B.3.6剩余码中的重复使用故障356

B.4多重算术差错码357

B.4.1多重低代价码357

B.4.2多重码的“混合代价”形式359

参考文献360

附录C 可测试逻辑设计理论和实践的最新进展R.G.BennettsR.V.Scott……361

C.1引言361

C.2理论方面的进展362

C.2.1组合线路362

C.2.2．时序线路370

2.2.3重复阵列377

C.3可测试逻辑设计的实践情况378

结论382

参考文献383

附录D MIL-HDBK-217B可靠性模型梗概384

参考文献387

附录E MIL-HDBK-217C可靠性模型梗概388

E.1217C模型388

E.2217C1号公报模型389

参考文献392

第二部分 可靠系统的设计实践395

C.vmp395

商用计算机395

DEC395

IBM395

目录395

UNIVAC397

高可用性系统399

Tandem系列399

ESS处理器400

Pluribus404

宇宙飞船和航空电子系统405

FTMP和SIFT409

参考文献410

7.2系统结构411

7.2.1实际系统的构成411

第七章 C.vmp表决多处理器411

7.1设计目标411

7.2.2表决器的工作方式413

7.2.3外部设备415

7.3处理器同步问题415

7.3.1动态表决控制415

7.3.2总线控制信号的同步416

7.3.3系统时钟418

7.4性能量度419

7.4.1处理器执行／存储器读取时间419

7.4.2磁盘访问时间421

7.5运行经验422

7.5.1运行历史422

7.5.2C.vmp系统可靠性423

7.5.3联机维护424

参考文献425

第八章 VAX-11系列（VAX-11/780和VAX-11/750）中的RAMP426

8.1VAX结构426

8.2原始的VAX-11的实现431

8.3VAX-11/780的实现434

8.3.1内部处理机寄存器436

8.3.2ID总线寄存器440

8.3.3主存寄存器442

8.3.4控制台子系统445

8.3.5微诊断和宏诊断450

8.4VAX-11/750的实现452

8.4.1设计改进452

8.4.2RAMP特性458

8.4.3处理机寄存器460

8.4.4主存寄存器462

8.4.5诊断和修复464

8.5小结466

参考文献468

第九章 系统/360-系统／370通过程序设计实现恢复469

9.1引言469

9.2恢复管理的目标469

9.2.1功能恢复470

9.2.2系统恢复470

9.2.3系统支持的再启动471

9.2.4系统修复471

9.3用户所涉及的问题472

9.4机构的简要描述472

9.51/O设备／部件恢复机构473

9.5.1IBM标准错误恢复过程473

9.6通道检验管理机构（CCH）474

9.5.3联机测试系统474

9.5.2可选的用户书写子程序474

9.7I/O恢复管理支持机构475

9.7.1APR476

9.7.2DDR476

9.8CPU／处理机存储器恢复机构477

9.8.1机器检验管理机构（MCH）477

9.8.2系统环境记录（SER0和SER1）478

9.9系统相关的恢复机构478

9.9.1系统再启动478

9.10.1环境记录编辑和打印实用程序479

9.10错误记录恢复机构479

9.9.2检测点／再启动479

9.10.2系统环境记录、编辑和打印程序480

9.11RMS/65与操作系统的关系480

9.12系统／370的几点考虑480

9.13结束语481

参考文献481

第十章 SPERRYUNIVAC1100/60的可用性、可靠性和可维修性482

摘要482

10.1引言482

10.2.21100/60中的ARM——通用方法483

10.21100/60的ARM基本原理483

10.2.1以前的SPERRYUNIVAC1100系列中的ARM483

10.3ARM的具体实现484

10.3.1系统特征484

10.3.2故障检测485

10.3.3错误纠正486

10.3.4故障隔离487

10.3.5错误恢复487

10.3.6故障注入489

10.3.7维修490

10.5小结491

10.4ARM的评价491

参考文献492

第十一章 容错计算系统493

摘要493

11.1引言493

11.2系统结构494

11.2.1系统组装496

11.2.2互连497

11.3处理器模块组织497

11.3.1CPU498

11.3.2主存储器499

11.3.3动态总线501

11.3.4输入／输出通道503

11.4输入／输出系统结构504

11.4.1双端口控制器505

11.4.2控制器缓冲器的几点考虑506

11.4.3磁盘控制器的几点考虑507

11.4.4NonstopI/O系统设计思想508

11.5电源、组装、联机维修508

11.5.1进一步组装和联机维修的考虑509

11.6小结509

背景510

系统概述510

一个“不停机”的运行系统510

摘要510

系统设计目标511

统一的硬件／软件设计*511++操作系统设计目标511

操作系统结构512

进程512

消息513

进程对513

初始化和处理器重新加载515

系统进程515

应用进程接口515

操作系统的错误检测516

参考文献517

第十二章 局域ESS处理器的容错设计518

摘要518

12.1引言518

12.2系统停机时间的分配和原因518

12.2.4例行操作错误519

12.2.3恢复机制的缺陷519

12.2.2软件缺陷519

12.2.1硬件可靠性519

1.2.3双重结构520

1.2.4故障模拟技术522

12.5第一代ESS处理器523

12.5.1No.1ESS处理器523

12.5.2No.1ESS的运行结果525

12.5.3No.2ESS处理器526

12.6第二代ESS处理器528

12.6.1No.1A处理器528

12.7No.3A处理器的维修设计531

12.7.1通用系统的描述532

12.7.2通用处理器的描述533

12.7.3检测技术534

12.7.4恢复技术542

12.7.5诊断硬件545

12.7.6修复547

12.7.7硬件实现548

12.8小结549

参考文献550

摘要551

13.1引言551

第十三章 Pluribus——一个实用的容错多处理器551

13.2Pluribus体系结构552

13.2.1主要的设计决策552

13.2.2系统概述553

13.2.3实际系统的结构555

13.2.4冗余技术560

13.3Pluribus操作系统560

13.3.1操作系统的一般职能561

13.3.2STAGE系统的分层结构561

13.3.3建立通信562

13.3.4协同机构563

13.3.5与应用相关的检验564

13.4应用可靠性的一个例子564

13.5Pluribus容错方法的优点565

13.6近期的现场经验566

13.6.1处理器总线上的失效567

13.6.2公用存储器的错误及丢失567

13.6.5内部软件错误568

13.6.4关键硬件的丢失568

13.6.6人为的病态条件568

13.6.3I/O设备的丢失568

13.7Pluribus系统可维修性569

13.7.1报告机构569

13.7.2远程诊断与修复570

13.7.3划分570

13.7.4重新加载和下行线加载571

13.7.5维护经验571

13.8其他应用及扩充572

13.8.1信息系统572

13.8.2实时信号处理572

13.8.3通用分时系统572

13.8.4预定系统573

13.8.5过程控制573

参考文献573

第十四章 自检测和自修复计算机STAR——容错计算机设计理论与实践的一个研究报告574

摘要574

14.1引言：研究过程及基本原理574

14.2STAR计算机的体系结构576

14.2.1容错的方法576

14.2.2硬件系统的组织576

14.2.3标准操作577

14.2.4计算机字：格式和编码578

14.2.5控制错误的检测579

14.2.6功能单元的性质580

14.2.7检测和修复处理器（TARP）及恢复方法581

14.3可靠性分析的比较582

14.4STAR计算机的软件系统585

14.5STAR技术向外围系统的扩展586

14.6TOPS控制计算机的设计587

14.7现行研究587

参考文献588

15.1.1使命589

15.1引言589

15.1.2飞船589

摘要589

第十五章 “旅行者”飞船中的故障自动保护589

15.2达到的可靠性590

15.3故障自动保护设计591

15.3.1要求591

15.3.3要求的软件实现592

15.4命令计算机子系统的功能描述592

15.3.2要求的硬件实现592

15.4.1CCS例行程序结构593

15.5故障保护软件594

15.5.1CCS中的故障保护594

15.6设计验证603

15.7.1失效和降级604

15.7.2环境因素604

15.7飞行中的经验604

15.8结论和建议605

参考文献605

15.7.3序列错误605

16.1引言606

摘要606

16.1.1动机606

第十六章 SIFT：飞行控制容错计算机的设计与分析606

16.1.2背景607

16.2SIFT的容错概念608

16.2.1系统概述608

16.2.2故障隔离609

16.2.3故障屏蔽610

16.2.4调度610

16.2.5处理器同步611

16.2.6可靠性预测613

16.3SIFT硬件614

16.4.1应用软件618

16.4.2SIFT执行软件618

16.4软件系统618

16.4.3故障检测622

16.4.4模拟器623

16.5.1概念624

16.5.2模型624

16.5正确性证明624

16.5.3可靠性模型625

16.5.4分配模型625

16.5.5今后的工作628

16.6结论628

附录：SPECIAL说明的实例629

参考文献630

摘要631

17.1引言631

第十七章 FTMP——一个用于飞机的高可靠容错多处理器631

17.2FIMP的理论633

17.1.2FTMP方法的基本原理633

17.2.1标定组织633

17.1.1背景与由来633

17.2.2冗余组织635

17.2.3同步639

17.2.4失灵管理640

17.3FTMP的一个工程样机的描述643

17.3.1冗余总线结构647

17.3.2LRU与总线系统的对接647

17.3.3系统控制单元648

17.3.4主要故障限制区域649

17.4FTMP的生存与分配概率模型652

17.4.1生存概率模型652

17.3.5主电源652

17.4.2间歇性故障的影响656

17.4.3FTMP计算机的分配可靠性659

17.5实验结果660

17.5.1故障诊断能力661

17.5.2软件经验662

17.6结论663

17.6.1FTMP设计的关键区域663

17.6.2小结664

参考文献664

18.1高可靠性系统的设计方法论665

18.1.1定义系统目标665

第十八章 高可靠性系统的设计方法论——Intel432665

18.1.2限制范围666

18.1.3定义故障处理的层次667

18.1.4定义重组和修复边界668

18.1.5设计故障处理机构669

18.1.6识别硬核669

18.3.1定义系统目标670

18.3Intel432的检测机构670

18.3.2限制范围670

18.2工艺的影响670

18.3.3定义故障处理的层次671

18.3.4定义重组和修复边界671

18.3.5设计故障处理机构673

18.3.6识别硬核677

18.4Intel432错误隔离和报告机构678

18.5小结679

参考文献679

参考文献680

索引707

12.6.2No.3A处理器5301