《数字系统逻辑设计》求取 ⇩

第一章数制与编码1

1.1进位计数制1

1.1.1 十进制计数制1

1.1.2 R进制计数制2

1.1.3 二进制计数制2

1.1.4 2N进位计数制4

1.2数制转换4

1.2.1 多项式替代法5

1.2.2 基数乘/除法5

1.2.3 几点讨论8

1.2.4 两种2N进制数之间的转换8

1.2.5 数制转换过程小数位数的确定9

1.3带符号数的代码表示10

1.3.1 原码10

1.3.2 反码11

1.3.3 补码12

1.3.4 二进制整数的代数表示12

1.3.5 十进制数年的补码的概念13

1.4十进制数的代码表示14

1.4.1 8421（BCD）码15

1.4.2 2421码15

1.4.3 余3码16

1.5可靠性编码16

1.5.1 格雷码16

1.5.2 五中取二码18

1.5.3 奇偶校验码19

1.5.4 步进码19

1.6 字符代码20

习题21

第二章基本逻辑门电路23

2.1TTL与非门23

2.1.1 电路组成及工作原理23

2.1.2 电气特性25

2.1.3 TTL 与非门的主要参数及其测试30

2.1.4 TTL 与非门改进电路33

2.2其他类型TTL 电路34

2.2.1 集电极开路与非门（OC门）35

2.2.2 三态门（TSL门）电路37

2.2.3 与或非门40

2.2.4 异或门40

2.2.5 其他双极型门电路42

习题43

第三章逻辑函数及其化简49

3.1逻辑代数的基本定律、定理及基本规则49

3.1.1 逻辑代数的基本定律49

3.1.2是 基本定理50

3.1.3 重要规则51

3.1.4 关于异或运算的公式52

3.2逻辑函数及其表达式53

3.2.1 逻辑函数的定义53

3.2.2 常见的逻辑表达式54

3.2.3 逻辑表达式的标准形式54

3.2.4 不完全描述逻辑函数57

3.3代数化简法57

3.3.1 与或式的化简58

3.3.2 或与式的化简59

3.4图形化简法60

3.4.1 卡诺图的构成60

3.4.2 用卡诺图化简逻辑函数为最简与或式60

3.4.3 不完全描述逻辑函数的化简64

3.4.4 多输出端函数的化简64

3.5列表化简法（Q-M 法）66

3.5.1 Q-M 法合并睦邻的原理66

3.5.2 完全描述的逻辑函数化简67

3.5.3 不完全描述的逻辑函数化简70

3.5.4 多输出端逻辑函数的化简72

习题73

第四章组合逻辑电路的分析和设计77

4.1组合逻辑电路分析77

4.1.1组合逻辑电路分析的一般步骤77

4.1.2 组合逻辑电路分析举例77

4.1.3 与非门电路读图方法80

4.2组合逻辑电路设计83

4.2.1 组合逻辑电路设计的一般步骤83

4.2.2 设计中要考虑的几个实际问题84

4.2.3 设计举例89

4.3常见的组合逻辑电路93

4.3.1 二进制运算电路的设计93

4.3.2 比较器98

4.3.3 十进制运算电路的设计101

4.3.4 编码器104

4.3.5 译码器106

4.3.6 数据选择器和数据分配器113

4.4组合电路中的竞争与险象120

4.4.1 基本概念120

4.4.2 消除险象常用的方法125

习题127

第五章同步时序逻辑电路的分析和设计132

5.1时序逻辑的概述132

5.1.1 基本概述132

5.1.2 时序电路功能的表示方法133

5.1.3 时序电路的分类134

5.1.4 时序电路的特点134

5.2触发器134

5.2.1 RS触发器135

5.2.2 维持阻塞D触发器138

5.2.3 主从JK 触发器139

5.2.4 T 触发器141

5.2.5 D 锁存器142

5.2.6 边沿触发器142

5.2.7 不同类型时钟触发器间的转换144

5.3同步时序电路的分析150

5.3.1 同步时序电路分析的一般步骤150

5.3.2 同步时序电路分析举例150

5.4典型同步时序电路的设计154

5.4.1 寄存器155

5.4.2 计数器166

5.5一般同步时序电路设计172

5.5.1 建立原始状态图和状态表172

5.5.2 状态化简180

5.5.3 状态分配193

5.5.4 同步时序电路设计举例197

习题204

第六章异步时序电路210

6.1概述210

6.1.1 基本概念210

6.1.2 状态流程表211

6.1.3 分析和设计异步时序电路和几点规定212

6.2异步时序电路的分析214

6.2.1 脉冲异步时序电路的分析214

6.2.2 电平异步时序电路的分析217

6.3异步时序电路的设计221

6.3.1 脉冲螶步时序电路的设计221

6.3.2 电平异步时序电路的设计228

6.4异步时序电路的竞争与冒险现象236

6.4.1 电平异步时序电路的竞争和冒险237

6.4.2 电平异步时序电路和状态分配237

6.4.3 异步时序电路和其它冒险及处理方法242

6.5 异步时序电路设计举例244

习题251

第七章MS1，LS1 逻辑设计255

7.1编码器和译码器256

7.1.1 普通编码器256

7.1.2 优先权编码器257

7.1.3 变量译码器260

7.1.4 码制变换译码器262

7.1.5 译码器的应用263

7.1.6 译码开关参数及测试266

7.2数据选择器和数据分配器268

7.2.1 数据选择器产品268

7.2.2 数据选择器的应用269

7.2.3 数据选择器的开关参数276

7.2.4 数据分配器277

7.3数字比较器279

7.3.1 4位并行数字比较器279

7.3.2 多位比较器280

7.4加法器/算术逻辑单元ALU282

7.4.1 几种典型产品和结构原理282

7.4.2 应用289

7.5寄存器和锁存器291

7.5.1 寄存器292

7.5.2 寄存器堆295

7.5.3 锁存器297

7.5.4 寄存器的开关参数297

7.6移位寄存器299

7.6.1 结构原理299

7.6.2 应用300

7.7计数器305

7.7.1 产品306

7.7.2 计数器应用311

7.8逻辑功能部件的测试316

7.8.1 组合逻辑功能部件的测试316

7.8.2 时序逻辑功能部件的测试318

7.9应用实例321

7.9.1 累加器321

7.9.2 监视器321

7.9.3 时序控制器321

7.9.4 数字电压表324

7.9.5 显示驱动电路324

习题326

第八章阵列逻辑与可编程逻辑器件329

8.1PLD 器件原理329

8.1.1 PLD 器件的基本结构329

8.1.2 可双调和只读存储器PROM331

8.1.3 可编程逻辑阵列PLA335

8.1.4 可编程阵列逻辑PAL337

8.1.5 通用阵列逻辑GAL340

8.1.6 其它可编程PLD343

8.2PLD 器件的应用347

8.2.1 PROM 的扩展347

8.2.2 PLA 的扩展349

8.2.3 PAL和GAL的扩展350

8.2.4 用PROM实现逻辑函数及其他应用351

8.2.5 用PLA 实现逻辑函数361

8.2.6 用PAL实现逻辑函数368

习题369

第九章控制器及经典系统设计370

9.1 概述370

9.2控制器设计371

9.2.1 控制器371

9.2.2 一般控制器设计373

9.2.3 微程序控制器381

9.3系统总体设计386

9.3.1 简单系统设计386

9.3.2 复杂系统的设计工具389

9.3.3 复杂系统设计396

9.4 系统设计举例404

习题411

第十章VLSI 系统设计导论415

10.1ASIC 芯片结构设计概述416

10.1.1 芯片结构设计416

10.1.2 硅编译和智能编译简介417

10.1.3 关于集成电路设计方法的介绍418

10.1.4 各设计阶段计算机辅助应用概述418

10.2VLSI 器件技术（MOS器件）420

10.2.1 VLSI 和MOS 技术420

10.2.2 MOS 管及器件技术421

10.2.3 静态MOS 反相器和静态MOS 门电路431

10.2.4 MOS 传输门和逻辑设计439

10.2.5 静态、准静态、动态触发器、存储器442

10.3MOS 版图设计447

10.3.1 布局设计——梗图447

10.3.2 版图设计449

10.4系统设计举例451

10.4.1 ALU 设计455

10.4.2 简式移位寄存器462

10.4.3 寄存器堆464

10.4.4 输入/输出端口466

附录A部分MSI 集成电路产品型号467

附录B470

参考文献473