《数字逻辑设计基础 上》

目录1

第一章 逻辑代数基础1

第一节　逻辑代数和集合代数1

一　基本概念1

二 基本运算…………………………………………………………………………………（3 ）三　基本定律6

四　基本定理……………………………………………………………………………………（7 ）五　基本法则10

六　集合代数11

第二节 逻辑函数的性质16

一　完备集16

二　逻辑函数的形式和逻辑变换19

三　最小项和最大项20

四 逻辑函数的标准形式23

五 逻辑问题的有限性26

第三节　逻辑函数的化简（代数法）27

一　与或逻辑化简28

二　与非逻辑化简30

三　或与逻辑化简31

一　卡诺图的结构32

第四节　卡诺图32

二　卡诺图的用法35

三　用卡诺图化简函数37

四 多函数卡诺图化简方法42

五　阻塞法44

六　小结49

思考题和习题51

一　几种常用的进位制56

第二章　算术运算基础56

第一节　进位计数制56

二　数制选择60

三　二进制与十进制的相互转换62

四　二进制与八进制的相互转换65

五　八进制与十进制的相互转换65

第二节　二进制算术66

一 模2算术66

二　二进制算术68

三　原码算术70

四　补码算术72

五　反码算术80

六　定点数和浮点数82

七　串行数据和并行数据85

八　小结87

第三节　编码87

一　二进制编码87

二　十进制编码91

三　字符编码95

四　纠错编码98

第四节　十进制算术105

一　十进制加法运算106

二　十进制减法运算109

思考题和习题114

第一节　分立元件门电路117

第三章　门电路117

一　二极管门电路118

二　晶体三极管门电路121

三　二极管·晶体管门电路126

第二节　集成单元门电路127

一　RTL门电路127

二　DTL门电路128

三　TTL门电路134

四　ECL门电路144

五 门的并联应用—“线”逻辑146

第三节　MOS门电路150

一　MOS器件的工作原理151

二　MOS门电路154

三　CMOS门电路157

四　各种MOS器件的比较162

第四节　大规模集成电路介绍163

一　MOS大规模集成电路163

二　TTL大规模集成电路164

三　ECL大规模集成电路165

四　EFL大规模集成电路166

五　C8L大规模集成电路166

六　I2L大规模集成电路167

第四章　组合逻辑设计基础169

第一节　异或代数基础169

一　基本概念169

二　异或运算的代数性质173

三　异或运算的基本定理178

四 逻辑函数的异或标准式182

五 异或逻辑电路设计188

六　用卡诺图求异或标准式190

第二节　组合逻辑设计方法197

一　什么叫做组合逻辑197

二　组合逻辑问题的综合过程198

三　组合逻辑电路的分析过程201

四 单一逻辑202

第三节　混合逻辑设计方法204

一　基本概念205

二　混合逻辑设计方法209

三　混合逻辑变换211

四　使用异或门的混合逻辑设计213

五　混合逻辑图上的信号极性214

第四节　组合逻辑电路中的实际问题216

一　传输延迟问题216

二　组合逻辑电路中的冒险现象218

三　如何消除冒险现象221

四　无关项问题222

思考题和习题225

第五章　组合逻辑单元电路设计230

第一节　基本运算电路设计230

一　半加器设计230

二　全加器设计231

三　半减器设计233

四　全减器设计233

五　加减器设计234

六　超前进位发生器设计235

七　中规模集成四位全加器237

八　中规模集成四位算术逻辑单元239

九　中规模集成超前进位发生器243

第二节　编码和译码电路设计245

一　编码器设计245

二　译码器设计246

四　BCD七段显示译码器设计248

三　BCD数码显示译码器设计248

五　中规模集成电路译码器250

六　中规模集成BCD七段显示译码器252

第三节 编码转换电路设计253

一　B/B转换电路设计253

二　BCD/BCD转换电路设计254

三　B/BCD转换电路设计255

四　BCD/B转换电路设计259

五　中规模集成B/BCD五位转换单元261

六　中规模集成BCD/B五位转换单元263

一　奇校电路设计264

第四节　校验电路设计264

二　偶校电路设计266

三 汉明码校验电路设计267

四 中规模集成奇偶发生器／奇偶校验器269

第五节　数据处理电路设计271

一　数字比较器设计271

二　补码发生器设计273

四　数据选择器设计275

三　数据分配器设计275

五　中规模集成四位比较器278

六　中规模集成多路数据选择器280

七　中规模集成多路数据分配器283

第六节　用中规模集成组件进行逻辑设计284

一　用MUX做函数发生器284

二　输入变量的扩展286

三　降维卡诺图287