《表1 AXI＿LITE总线四个寄存器使用说明》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于SOC的三模冗余纠错系统设计及实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

对于slv＿reg0和slv＿reg1寄存器，只用到它的第0位.把slv＿reg0的第0位映射为TMR的状态机入口寄存器，slv＿reg0则成为了TMR的使能寄存器，也就成为了AXI＿TMR IP核的使能寄存器.把TMR完成2K数据操作的标志信号映射给slv＿reg1的第0位，当TMR完成操作时，标志信号输出高电平即二进制1，则slv＿reg1的第0位也为1.当PS读取slv＿reg1的第0位为1时，便可以使能DMA读取BRAM中最后2K暂存的TMR表决结果，写回DDR的三段缓存空间，如表1所示.