《表1 支路开关信号真值表》
译码器输入为2 bit的并行信号,译码输出为3路开关信号。以2 bit信号的4种状态为输入,经译码控制3条电流支路的通断,控制输出的4个电平值。其逻辑结构由电路真值表决定,如表1所示。
图表编号 | XD0059207800 严禁用于非法目的 |
---|---|
绘制时间 | 2019.02.10 |
作者 | 汪少波、林福江 |
绘制单位 | 中国科学技术大学信息科学技术学院、中国科学技术大学信息科学技术学院 |
更多格式 | 高清、无水印(增值服务) |
译码器输入为2 bit的并行信号,译码输出为3路开关信号。以2 bit信号的4种状态为输入,经译码控制3条电流支路的通断,控制输出的4个电平值。其逻辑结构由电路真值表决定,如表1所示。
图表编号 | XD0059207800 严禁用于非法目的 |
---|---|
绘制时间 | 2019.02.10 |
作者 | 汪少波、林福江 |
绘制单位 | 中国科学技术大学信息科学技术学院、中国科学技术大学信息科学技术学院 |
更多格式 | 高清、无水印(增值服务) |