《表3 象限的地址转换Tab.3 Quadrant address translation》
用最高位来判断输出值是否为正或负,如表3所示,相应的verilog实现代码如下:
图表编号 | XD0044617800 严禁用于非法目的 |
---|---|
绘制时间 | 2019.01.28 |
作者 | 陈丽燕、许惠英、陈亮亮 |
绘制单位 | 厦门大学电子科学与技术学院、厦门大学电子科学与技术学院、厦门大学电子科学与技术学院 |
更多格式 | 高清、无水印(增值服务) |
用最高位来判断输出值是否为正或负,如表3所示,相应的verilog实现代码如下:
图表编号 | XD0044617800 严禁用于非法目的 |
---|---|
绘制时间 | 2019.01.28 |
作者 | 陈丽燕、许惠英、陈亮亮 |
绘制单位 | 厦门大学电子科学与技术学院、厦门大学电子科学与技术学院、厦门大学电子科学与技术学院 |
更多格式 | 高清、无水印(增值服务) |