《表1 不同MA时钟速度下最大电缆长度》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《基于FPGA的线延迟补偿BiSS C协议通讯模块设计》
一般主接口通过测量传输时钟MA上的第二个上升沿和接收的传输数据SLO上的第一个下降沿之间的时间来确定来回线延迟时间,如图2所示。相应的在主接口中延迟采样时刻,便可以实现对传输数据的正确采集。本文采用的线延迟补偿方法,可以自动补偿线延迟。利用1位传输数据SLO有效长度与1个传输时钟周期相同,当主接口判断到SLO的“0”后,延迟1.5个传输时钟周期,使采样时刻正好处于1位传输数据有效时间的中间,以此循环采样,实现对Bi SS C协议数据的正确采集。
图表编号 | XD00193839600 严禁用于非法目的 |
---|---|
绘制时间 | 2020.12.15 |
作者 | 李猛、聂宜云、徐彥峰 |
绘制单位 | 航空工业北京航空精密机械研究所、航空工业北京航空精密机械研究所、龙铁纵横(北京)轨道交通科技股份有限公司 |
更多格式 | 高清、无水印(增值服务) |