《表1 SIP测试调试模式Tab.1 Test and debugging modes of SIP》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种基于JTAG接口的SIP测试调试系统设计技术》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

为此本文根据要求设计了基于JTAG的测试调试接口，如图3所示，其中TCK，TDI，TMS，TRS，TDO分别为JTAG标准规定的输入输出接口；CPU0为SOC内部的CPU IP；DAC1/2为SIP中集成的两个DAC器件U3和U4；DDS为SOC内部集成的数字频率合成器；rst1，rst2，rst3分别为3个模块JTAG控制器的复位信号；cpu_tdo，pci1_tdo，pci2_tdo分别为CPU0，PLB和二级缓存3个模块JTAG控制器的输出信号；MBIST为存储器内建自测试；ad_test_en为ADC测试的使能信号。在SOC内部集成了芯片级的JTAG控制器———SOC TAP控制器。SOC TAP控制器完全兼容1149.1标准，包含有标准的ID寄存器R_ID、旁路寄存器R_BP和指令寄存器R_inst。R_ID为32 bit，用以存储SOC的ID号；R_inst为8 bit，用来设定不同的指令模式（表1）；R_BP为1 bit。