《表2 时钟分布:多通道小目标探测声纳处理机的设计与实现》
声系统的数据传输与控制模块中的FPGA处理器需要管理多个外围模块,不同的外设电路模块需要不同的频率的时钟信号。处理板时钟分布情况如表2所示。
图表编号 | XD0016103700 严禁用于非法目的 |
---|---|
绘制时间 | 2018.09.05 |
作者 | 高正杨、石建飞、李伟 |
绘制单位 | 中国电子科技集团公司第三研究所、中国电子科技集团公司第三研究所、中国电子科技集团公司第三研究所 |
更多格式 | 高清、无水印(增值服务) |
声系统的数据传输与控制模块中的FPGA处理器需要管理多个外围模块,不同的外设电路模块需要不同的频率的时钟信号。处理板时钟分布情况如表2所示。
图表编号 | XD0016103700 严禁用于非法目的 |
---|---|
绘制时间 | 2018.09.05 |
作者 | 高正杨、石建飞、李伟 |
绘制单位 | 中国电子科技集团公司第三研究所、中国电子科技集团公司第三研究所、中国电子科技集团公司第三研究所 |
更多格式 | 高清、无水印(增值服务) |