《表1 预处理模式的性能提升比率》
采用System verilog进行建模,在VCS平台仿真,时钟频率为100MHz,测试数据2048个,每个SP对应16*16的像素块,处理256个数据,不同测试集下预处理方法的速率提升结果如表1所示。
图表编号 | XD00107182200 严禁用于非法目的 |
---|---|
绘制时间 | 2019.11.20 |
作者 | 刘世豪、杜慧敏、黄虎才、王可、卢通 |
绘制单位 | 西安邮电大学、西安邮电大学、西安邮电大学、西安邮电大学、西安邮电大学 |
更多格式 | 高清、无水印(增值服务) |
采用System verilog进行建模,在VCS平台仿真,时钟频率为100MHz,测试数据2048个,每个SP对应16*16的像素块,处理256个数据,不同测试集下预处理方法的速率提升结果如表1所示。
图表编号 | XD00107182200 严禁用于非法目的 |
---|---|
绘制时间 | 2019.11.20 |
作者 | 刘世豪、杜慧敏、黄虎才、王可、卢通 |
绘制单位 | 西安邮电大学、西安邮电大学、西安邮电大学、西安邮电大学、西安邮电大学 |
更多格式 | 高清、无水印(增值服务) |