《数字专用集成电路设计》求取 ⇩

目录1

第一章　绪论1

1.1　什么是专用集成电路？1

1.2　ASIC的设计2

1.3　全定制ASIC的设计方法3

1.4　标准单元法的设计步骤6

1.5　半定制专用集成电路7

1.6　可编程专用集成电路9

1.7　小结12

2.1　FPGA的应用15

第二章　现场可编程门阵（FPGA）15

2.2　FPGA的工作速率16

2.3　FPGA的设计和编程17

2.4　FPGA的集成度19

2.5　Actel生产的FPGA21

2.6　Xilinx生产的FPGA25

2.7　FPGA的选用31

2.8　小结34

第三章　CMOS基本原理35

3.1　粒子的热运动35

3.1.1 漂移35

3.1.2　扩散36

3.1.3　波茨曼分布38

3.2　半导体39

3.2.1　半导体基本概念39

3.2.2 壁垒40

3.3　MOS晶体管43

3.3.1　MOS器件的结构43

3.3.2　MOS器件物理性能43

3.3.3　MOS器件电路性能46

3.4　小结47

第四章　CMOS集成电路的制造49

4.1　概述49

4.2　图案形成50

4.3　硅栅CMOS工艺过程52

4.4　成品率58

4.5　几何设计规则59

4.6　小结67

第五章　数字ASIC设计特点68

5.1　概述68

5.2　CMOS组成的基本单元69

5.2.1 “与非”、“或非”和“与或非”门69

5.2.2　译码器、比较器和多路选择器69

5.2.3 传输门和三态缓冲器72

5.2.4　边缘敏感触发器73

5.3　基本单元的分类73

5.5　驱动能力、绝对扇出和相对扇出74

5.4　信号的分类74

5.6　电路延迟76

5.7　扇入的影响77

5.8　边缘缓慢78

5.9　时钟缓冲79

5.9.1 线形缓冲79

6.9.2　树形缓冲81

5.10　传输门82

5.10.1 由传输门的双向性产生的条件83

5.10.2 三态缓冲器的演变83

5.11 三态缓冲器用于总线控制84

5.11.1 译码器用于总线讲话器选择85

5.11.2　降低总线负载86

5.12　电源88

5.13　ASIC设计不宜采用的电路89

5.13.1 倍频器89

5.13.2 延迟线89

5.13.3　单稳触发器90

5.13.4　片上振荡器90

5.13.5　RS触发器90

5.13.6　JK触发器91

5.13.7　隐含触发器91

5.13.8　错误使用控制元件91

5.13.11 负时钟边缘92

5.13.10 门控时钟92

5.13.9 用触发器的输出作为另一触发器的时钟92

5.13.12 异步清除（短复位脉冲）93

5.13.13　异步清除（长复位脉冲）94

5.13.14 中央时钟产生器95

5.14　小结96

第六章　同步设计技术98

6.1 同步的定义98

6.2　基本的同步部件99

6.3　同步清除D型触发器99

6.4　E型触发器100

6.5　T型触发器101

6.7　R型触发器105

6.6　同步RS触发器105

6.8　状态产生106

6.8.1　状态的无条件执行108

6.8.2　状态的有条件执行109

6.9　中央允许产生器113

6.10　同步清除113

6.11　时钟歪斜的消除114

6.12　小结114

第七章　接口电路及存储器116

7.1　异步接口116

7.1.1 互相同步的系统116

7.1.2 互相异步的同步系统117

7.1.3 同步系统的异步输入120

7.1.4 仅用边缘敏感单元的轮询和握手121

7.1.5　握手发送数据的安全性122

7.1.6　微处理器存储器映射中的ASIC123

7.1.7 亚稳定性123

7.2　RAM及其接口124

7.2.1　RAM的使用124

7.2.2 电平敏感锁存器125

7.2.3 寄存器列126

7.2.4　静态RAM129

7.2.5　动态RAM130

7.3.1　环形缓冲器135

7.3　RAM的外围电路135

7.3.2　线性变换和互交织码138

7.3.3　FIFO139

7.3.4 一般共享资源访问——君子协议142

7.4　小结145

第八章　ASIC系统设计147

8.1　ASIC设计的性质147

8.1.1 ASIC设计和通用IC设计的比较147

8.1.2 决策观点和变换观点148

8.2　ASIC设计过程150

8.2.1 ASIC设计层次150

8.2.2　ASIC设计的一般方法151

8.2.3　设计系统的模型152

8.3　系统的分割157

8.3.1　ASIC的分割157

8.3.2　简单功能电路的处理158

8.3.3 重复的结构158

8.3.4 全定制IC与可编程逻辑器件158

8.3.5 高度异步的系统159

8.4　流水线和串行处理160

8.4.1 流水线160

8.4.2 串行系统161

8.5　小结164

9.1　概述165

第九章　ASIC的测试165

9.2　批量生产的测试方法166

9.2.1 故障的后果166

9.2.2　决定测试方法的因素166

9.3　测试的概念167

9.3.1 已知良好电路167

9.3.2　测试设备167

9.3.3　初始化169

9.3.4　“滞留”故障169

9.3.5 可控制性和可观察性170

9.3.6 可控制性对可观察性的影响172

9.4.1 后设计法173

9.4.2　特设法173

9.4　测试方法173

9.4.3 扫描路径176

9.4.4　PRBS产生器和签字分析器177

9.4.5 混合法180

9.4.6 利用总线181

9.4.7 测试RAM181

9.5　控制的层次182

9.6　测试矢量开发工具183

9.6.1 结点活动性检查183

9.6.3 测试矢量评价184

9.6.4 自动生成测试矢量184

9.6.2　可测试性分析器184

9.7　小结185

第十章　ASIC的高层次设计186

10.1　概述186

10.2　硬件描述语言（HDL）187

10.2.1 逻辑图输入与HDL比较187

10.2.2　HDL的发展188

10.2.3 Verilog HDL简介189

10.3　寄存器传送模型的特点193

10.4　寄存器传送模型用的语言194

10.5　用Pascal写的寄存器传送模型194

10.5.1 数据结构195

10.5.2　程序结构195

10.5.3 举例——Pascal累加器模型196

10.6　用HDL写的寄存器传送模型200

10.7　小结204

第十一章　ASIC设计工具举例205

11.1 概述205

11.2　天能工具的功能206

11.2.1 逻辑符号库206

11.2.2　绘图软件208

11.2.3 网表翻译软件208

11.2.4　模拟软件209

11.2.5　掩模版图设计软件210

11.2.6　版图库211

11.3　天能工具应用举例212

11.3.1　逻辑图输入213

11.3.2 网表翻译214

11.3.3　门层模拟214

11.3.4 自动布局布线217

11.4　小结219

第十二章　结论220

12.1　同步的分层次设计220

12.2　异步单元221

12.3　为生产而设计222

12.4　结束语222

附录A　CIF格式223

附录B　GDSII格式229