《数字集成电路与逻辑设计》求取 ⇩

目录1

第一篇 数字集成电路的基础理论1

第一章脉冲技术引论3

1.1 脉冲技术的研究对象3

1.2脉冲工作状态及其基本特点4

1.3脉冲波形特性8

第二章脉冲过程的分析方法17

2.1谐波分析法17

2.1.1付里叶级数17

2.1.2 周期性矩形脉冲的频谱特性18

2.1.3 阶跃脉冲的频谱特性22

2.1.4脉冲通过线性网络的无畸变条件24

2.1.5 射频脉冲的畸变27

2.1.6最佳通频带的选择29

2.2运算微积法31

2.2.1拉普拉斯变换与海维赛得展开定理31

2.2.2若干常用脉冲波形的象函数35

2.2.3 运算阻抗、运算导纳和运算方程39

2.3 图解法41

3.1 概述44

3.2传输线上的行波44

第三章仿真线44

3.3 终端反射48

3.3.1 终端匹配48

3.3.2终端开路48

3.3.3终端短路49

3.3.4终端接有不匹配的负载50

3.4仿真线（延时网络）52

3.4.1T形链型网络53

3.4.2π形链型网络57

3.4.3 m形导出网络58

3.4.4 m形导出终端半节网络64

4.1RC微分电路67

第四章线性电路的脉冲响应67

4.2RC积分电路69

4.3 RC电路的阶跃响应70

4.3.1 微分电路的阶跃响应70

4.3.2积分电路的阶跃响应71

4.3.3 上升时间t？与截止频率fc的关系72

4.3.4对于RC电路应当考虑的几个实际问题72

4.4RC电路的矩形脉冲响应74

第五章半导体二极管和晶体管的脉冲响应76

5.1 半导体二极管的脉冲响应76

5.1.1 半导体二极管的静态特性及其等效电路76

5.1.2半导体二极管的脉冲响应77

5.2 晶体管的脉冲响应79

5.2.1 晶体管开关及其等效电路79

5.2.2 晶体管的脉冲响应82

5.2.3加速电容的作用86

5.2.4 集电极外界电容对开关特性的影响89

第六章张弛振荡器91

6.1 概述91

6.2触发脉冲与电平分配92

6.3.1工作原理93

6.3 自激多谐振荡器93

6.3.2振荡周期和上升时间95

6.3.3 自激多谐振荡器的不对称系数97

6.4单稳态触发器98

6.4.1 单稳态触发器的工作原理98

6.4.2输出脉冲宽度与偏置条件100

6.5双稳态触发器102

6.5.1双稳态触发器的工作原理102

6.5.2双稳态触发器翻转的过渡过程104

6.5.3直流偏置条件108

7.1.2 逻辑函数和逻辑门电路109

7.1.1模拟量和数字量的概念109

第七章双极型集成逻辑门电路109

7.1 逻辑函数和逻辑门电路的基本概念109

7.1.3 门电路的逻辑符号和逻辑图110

7.2 简易TTL“与非”门111

7.2.1 DTL“与非”门111

7.2.2 简易TTL“与非”门113

7.3 典型TTL“与非”门114

7.3.1 典型TTL“与非”门的工作原理114

7.3.2 典型TTL“与非”门的电压传输特性118

7.3.3 典型TTL“与非”门的动态分析119

7.3.4 典型TTL“与非”门的参量及测量124

7.4.1 六管TTL“与非”门电路129

7.4 改进型TTL“与非”门电路129

7.4.2 STTL“与非”门电路130

7.5 其他类型常用TTL门电路131

7.5.1 OC门电路131

7.5.2TSL门电路133

7.5.3 TTL“与”门电路134

7.5.4 TTL“或”门电路135

7.5.5 TTL“或非”门电路136

7.5.6 TTL“与或非”门电路136

7.5.7 TTL“异或”门电路137

7.5.8 TTL“同”门（“异或非”门）电路138

7.5.9 TTL扩展器和逻辑功能的扩展139

7.6 HTL“与非”门电路140

7.7 ECL门电路142

7.7.1 ECL门电路的工作原理142

7.7.2 ECL门电路的电压传输特性144

7.7.3 ECL门电路的主要性能145

7.7.4 ECL门电路的逻辑扩展148

7.8 I2L门电路150

7.8.1 I2L的基本单元电路结构和工作原理150

7.8.2 I2L的逻辑门电路152

8.1 MOS—FET154

第八章MOS型集成逻辑门电路154

8.1.1 半导体的表面场效应156

8.1.2 MOS—FET的结构特点156

8.1.3 MOS—FET的工作原理、特性和主要参量157

8.2 MOS型数字集成电路的基本单元电路163

8.2.1电阻负载MOS—“NOT”电路163

8.2.2 E/E型MOS—“NOT”电路165

8.2.3 E/D型MOS—“NOT”电路168

8.2.4 CMOS—“NOT”电路169

8.3 MOS型集成逻辑门电路174

8.3.1 E/E型MOS门电路174

8.3.3 CMOS集成门电路177

8.3.2 E/D型MOS门电路177

8.4 动态逻辑门电路180

8.4.1 MOS—FET栅极电容的存贮效应180

84.2动态MOS—NOT181

8.4.3动态MOS逻辑门电路183

第九章模拟集成电路的波形产生和变换电路184

9.1集成运算放大器184

9.1.1集成运算放大器的主要参量及其测量184

9.1.2 理想运算放大器的基本概念193

9.1.3运算放大器的闭环特性193

9.2 施密特双稳态触发器196

.9.3单稳态触发器197

9.4 自激多谐振荡器199

第十章集成触发器202

10.1 TTL集成触发器202

10.1.1基本RS—FF202

10.1.2主从结构触发器207

10.1.3维持阻塞结构触发器210

10.1.4 TTL集成单元触发器215

10.1.5集成单元触发器的主要参量及其测试218

10.2 MOS集成触发器220

10.2.1 CMOS直接RS—FF221

10.2.2MOS型取样维持D—FF222

第二篇数字逻辑设计225

第一章数字与编码225

1.1什么是数字信息225

1.2数的一般表示形式225

1.2.1基本概念225

1.2.2数的表示形式226

1.3几种常用的数制226

1.4数制间的转换228

1.4.1多项式替代法228

1.5 带符号的数的表示229

1.4.2基数乘除法229

1.5.1符号—原码表示法230

1.5.2符号—补码表示法230

1.5.3符号—反码表示法230

1.6编码的一般概念231

1.7十进制数的编码表示232

1.7.1正权码232

1.7.2负权码233

1.7.3无权码234

1.7.4自权码234

1.7.5反射码235

1.8 多于4位的数字代码236

1.9 字母数字代码239

第二章逻辑代数及逻辑函数的简化241

2.1 逻辑代数的基本概念241

2.2 逻辑函数及其有关性质242

2.3逻辑代数的基本公式与规则244

2.3.1基本公式244

2.3.2 逻辑代数的三个规则245

2.4 逻辑代数的标准表达式246

2.4.1 最小项表达式246

2.4.2 最大项表达式247

2.5.2用卡诺图表示逻辑函数248

2.5.1卡诺图概念248

2.5 用卡诺图化简逻辑代数248

2.5.3卡诺图的性质249

2.5.4 用卡诺图化简逻辑代数249

2.6具有五个和六个变量的卡诺图252

第三章组合逻辑电路的设计方法255

3.1 组合逻辑电路的定义255

3.2组合逻辑电路设计的一般过程255

3.3二级组合逻辑电路设计258

3.3.1“或与”电路设计259

3.3.2“与或非”电路的设计259

3.3.3两级“与非”电路及“或非”电路的设计260

3.3.4 具有多输出端的两级逻辑电路的设计261

3.4 常用组合逻辑电路的设计264

3.4.1译码器的设计264

3.4.2编码器的设计265

3.4.3半加器的设计267

3.4.4金加器的设计268

3.4.5奇偶校验电路的设计271

3.5 多级组合逻辑电路的设计273

3.5.1提取公因子方法273

3.5.2组合函数分解法274

3.6.1采用中、大规模集成电路进行逻辑设计的特点282

3.6 中大规模集成电路的组合逻辑设计282

3.6.2标准组件化逻辑设计283

第四章时序逻辑电路的设计293

4.1时序逻辑电路的定义与一般研究方法293

4.1.1 时序逻辑电路的定义293

4.1.2 时序逻辑电路的研究方法293

4.2触发器295

4.2.1触发器的功能设计295

4.2.2触发器的常见结构298

4.2.3 触发器的逻辑功能与结构形式的关系303

4.2.4 不同类型触发器间的转换303

4.3.2移位寄存器306

4.3寄存器306

4.3.1简单寄存器306

4.4计数器309

4.4.1二进制计数器309

4.4.2十进制计数器312

4.4.3N进制计数器316

4.4.4移位寄存器型计数器321

4.5 时序逻辑电路的一般设计327

4.5.1状态化简327

4.5.2状态分配331

4.6采用中、大规模集成电路的时序逻辑设计336

5.1.1寄存器到寄存器的传送表达式339

5.1.2子寄存器传送表达式339

第五章数字运算器的设计339

5.1寄存器传送语言339

5.1.3移位寄存器传送表达式340

5.1.4条件传送表达式340

5.1.5寄存器的运算传送340

5.2 串行二进制加减法运算器341

5.2.1设计要求341

5.2.2算法流程框图341

5.2.4寄存器传送语言描述342

5.2.3硬件结构框图342

5.3.1设计要求343

5.3.2硬件结构框图343

5.3.3寄存器传送语言描述343

5.3并行二进制加减法运算器343

5.4并行乘法运算器344

5.4.1设计要求344

5.4.2算法流程框图344

5.4.3硬件结构框图344

5.4.4寄存器传送语言描述344

5.5.2算法流程框图346

5.5.3硬件结构框图346

5.5并行除法运算器346

5.5.1设计要求346

5.5.4 寄存器传送语言描述347

5.6浮点并行加减法运算器348

5.6.1设计要求348

5.6.2硬件结构框图349

5.6.3寄存器传送349

5.7浮点乘法运算器351

5.7.1设计要求351

5.7.3寄存器传送语言描述352

5.7.2硬件结构框图352

5.8浮点除法运算器353

5.8.1设计要求353

5.8.2硬件结构框图353

5.8.3寄存器传送语言描述353

第六章控制器的逻辑设计355

6.1概述355

6.2 环形计数型控制器的设计356

6.3 状态计数型控制器的设计360

6.4微程序控制器的设计363

7.2两线接口368

第七章接口部件的逻辑设计368

7.1概述368

7.3 前端逻辑的设计370

7.4 具有读／写控制的接口逻辑设计372

7.4.1读／写循环372

7.4.2 “禁止写”循环（i1=1）374

7.5设计实例376

7.6 标志信号电路的逻辑设计379

7.7 标志信号的识别381

7.7.1查询法381

7.8 标志分类器的设计382

7.8.1 采用组合逻辑的标志分类器382

7.7.2引导法382

7.8.2采用时序逻辑的标志分类器385

第八章数字存贮器的逻辑设计389

8.1概述389

8.2 半导体随机存贮器（RAM）389

8.2.1存贮单元389

8.2.2半导体随机存贮器结构392

8.2.3半导体随机存贮器系统394

8.3半导体只读存贮器（ROM）396

8.3.1半导体只读存贮器的结构396

8.3.2半导体只读存贮器ROM的扩展398

8.4相联存贮器（CAM）400

8.5循环存贮器402

8.5.1具有单输入输出端口的循环存贮器402

8.5.2 具有多输入输出端口的循环存贮器405

8.5.3 常用数字存贮器的比较406

第三篇 大规模集成电路应用409

第一章Z80—CpU与指令系统409

1.1 Z80—CPU结构409

1.2 Z80—CPU寄存器411

1.3标志寄存器412

1.4寻址方式413

1.5.1 8位传送指令组416

1.5 指令系统416

1.5.2 16位传送指令组418

1.5.3 交换指令组、块传指令组及比较指令组420

1.5.4 8位算术运算及逻辑运算组421

1.5.5 通用算术运算及CPU控制指令组422

1.5.6 16位算术运算指令组423

1.5.7 循环及移位指令组424

1.5.8位置“1”、置“0”与测试指令组425

1.5.9跳转指令组426

1.5.10 转子及返回指令组427

1.5.11 输入与输出指令组428

1.6 中断处理方式429

第二章存贮器与I/O434

2.1 2114RAM434

2.2 2716型EPROM435

2.3 Z80—PIO结构436

2.4pIO工作方式438

2.5 Z80—CTC结构442

2.6 Z80—CTC工作方式444

第三章汇编语言程序编写方法447

3.1 汇编语言指令格式447

3.2 伪指令448

3.3 宏指令449

第四章算术运算程序451

4.1数据求和程序451

4.2求负数个数程序451

4.3求最大值程序452

4.4 小数阶数求取程序452

4.5 多倍精度加法程序453

4.6成块传送程序454

4.7 多倍精度十进制加法程序454

4.8 8位二进制数乘法程序454

4.9 8位二进制数除法程序455

4.10十进制BCD数乘2及被2除程序455

4.11 二进制及十进制余数取舍程序456

第五章字符及表处理程序457

5.1字符串长度检测程序457

5.2 求一个非空白字符程序458

5.3 用空白符代替所有前置“0”程序459

5.4 置ASCⅡ码偶校验位程序459

5.5 ASCⅡ字符串匹配程序460

5.6 将16进制数化为ASCⅡ码程序460

5.7 十进制BCD码化为7段显示程序461

5.8ACSⅡ化为十进制BCD码程序463

5.9BCD码化为二进制码程序463

5.11有序表检测程序464

5.10表内加顶程序464

5.12 无符号数排序程序465

5.13采用有序跳转表程序466

第六章子程序举例467

6.1 16进制化为ASCⅡ码子程序467

6.2 字符串长度检测子程序467

6.3ASCⅡ代码加偶校验位子程序468

6.4 字符串匹配子程序468

6.5 多倍精度加法子程序469

第七章输入输出程序470

7.1按钮闭合测试程序470

7.2 多位置开关测试程序471

7.3七段发光二极管显示程序472

7.4矩阵键盘扫描程序475

7.5 编码键盘输入程序476

7.6 数／模变换输出程序477

7.7 模／数变换输入程序478

7.8 电传机读写程序479

第八章 中断处理程序481

8.1键盘中断处理程序481

8.2 打印机中断处理程序482

8.3 时钟中断处理程序483