《个人计算机接口》求取 ⇩

第1章接口基础1

1.1 计算机逻辑1

1.1.1 逻辑记数法2

1.1.2 十进制和二进制系统的比较3

1.1.3 二进制状态和逻辑极性3

1.1.4 数字信号宽度3

1.1.5 串行和并行数4

1.1.6 数字开关4

1.1.7 理想开关4

1.1.8 手动开关6

1.1.9 继电器6

1.2.1.1 NOT(非)运算7

1.2.1 布尔运算和计算机电路7

1.2 布尔的遗产7

1.2.1.2 真值表8

1.2.1.3 AND(与)运算8

1.2.1.4 门9

1.2.1.5 OR(或)运算10

1.2.2 更复杂的布尔运算10

1.2.2.1 NAND(或非)运算11

1.2.2.2 NOR(或非)运算11

1.2.2.3 EXCLUSIVE OR (异或)运算12

1.2.2.4 EXCLUSIVE NOR(异或非)运算13

1.3 非反相缓冲器13

1.4.2 D触发器14

1.4.1 RS触发器14

1.4 触发器14

1.4.3 JK触发器15

1.5 数字电路15

1.5.1 TTL逻辑电平16

1.5.2 输入和输出电流16

1.5.3 逻辑极性17

1.5.4 德·摩根定理18

1.5.5 TTL输出电路18

1.6 数字系统19

1.7 字符代码22

1.7.1 ASCII22

1.7.2 控制字符22

1.7.5 设备控制23

1.7.3 逻辑通讯控制23

1.7.4 物理通讯控制23

1.7.6 字段分隔24

1.7.7 设置变更控制24

1.7.8 ASCII变化24

1.7.8.1 Latin124

1.7.8.2 ISO1064625

1.7.8.3 单码(Unicode)25

1.7.8.4 Unicode和ISO10646的比较26

第2章微处理器接口28

2.1 微型计算机28

2.1.1 微处理器部件28

2.1.3 接口任务29

2.1.2 微处理器接口29

2.1.4 微处理器控制信号30

2.1.5 微处理器总线特征31

2.1.6 8位微处理器32

2.1.7 86系列的发展34

2.1.8 一些历史背景35

2.1.9 流水线36

2.2 微处理器总线37

2.2.1 时序图38

2.2.2 数据总线操作38

2.2.3 地址总线操作38

2.2.5 微处理器I/O技术39

2.2.4 控制总线操作39

2.3 微处理器硬件40

2.3.1 三态驱动门40

2.3.2 寻址41

2.3.3 地址译码器42

2.3.4 输入和输出端口42

2.3.5 多设备43

2.3.6 RAM寻址46

2.3.7 译码技术46

2.3.9 静态和动态RAM47

2.3.10 DRAM刷新48

2.3.11 刷新控制48

2.3.12 刷新逻辑48

2.3.13 刷新控制器芯片49

第3章32位微处理器50

3.1 68020微处理器50

3.2 Cache(高速缓存)基础52

3.2.1 相联性52

3.2.2 80386微处理器53

3.2.3 386特点53

3.2.4 Cache功能53

3.2.5 块读取54

3.2.6 Cache结构54

3.2.7 性能改进55

3.2.8 成组相联的Cache55

3.2.9.2 回写修改56

3.2.9.1 通写修改56

3.2.9 Cache更新56

3.2.9.3 协调性57

3.3 协处理器57

3.4 外设芯片57

3.5 Cache控制器57

3.6 EISA芯片58

3.7 MCA芯片58

3.8 LAN协处理器58

3.9 时钟发生器58

3.10 386总线信号59

3.10.1 总线操作59

3.10.4 等待状态61

3.10.5 地址流水线61

3.10.2 总线操作类型61

3.10.3 性能指标61

3.10.6 存储器速度62

3.10.7 地址锁存和译码62

3.10.8 数据收发器62

3.10.9 总线控制63

3.10.10 刷新周期63

3.10.10.1 分布刷新63

3.10.10.2 突发刷新63

3.10.11 I/O接口63

3.10.12 地址译码64

3.10.13 线性片选64

3.10.15 收发器65

3.10.14 接口65

3.10.16 总线控制逻辑67

3.11 486微处理器67

3.11.1 片内高速缓冲存储技术68

3.11.2 浮点单元68

3.11.3 系统部件68

3.11.3.1 82596LAN协处理器68

3.11.3.2 TurboCache模块69

3.11.3.3 EISA芯片组69

3.11.4 个人计算机69

3.11.5 486总线69

3.11.6 总线周期70

3.11.9 周期定义和控制信号71

3.11.8 地址总线和数据总线71

3.11.7 总线信号71

3.11.10 总线控制信号72

3.11.11 中断73

3.11.12 Cache控制73

3.11.13 浮点错误73

3.11.14 486性能指标73

3.11.15 Cache存储器74

3.11.16 Cache性能74

3.11.17 I/O接口74

3.11.18 8位外设76

3.11.19 386和486的比较76

3.12 Pentium76

3.12.3 信号功能77

3.12.1 Cache77

3.12.2 测试功能77

3.12.4 总线周期81

3.12.5 486与Pentium之间总线的区别81

第4章微型计算机总线82

4.1 主板82

4.2 插卡82

4.3 并行安装83

4.4 IBM PC总线83

4.4.1 IBM PC总线引脚84

4.4.2 总线周期85

4.4.3 总线控制85

4.5.1 PC-AT总线信号87

4.5 PC-AT总线87

4.4.4 IBM PC总线物理性能87

4.6 PS/2微通道总线88

4.6.1 微通道设置92

4.7 总线仲裁93

4.8 Apple MacintoshⅡNuBus总线93

4.8.1 Macintosh卡94

4.8.2 系统配置94

4.8.3 NuBus总线特征95

4.8.4 基本NuBus总线操作95

4.8.5 周期和事务处理95

4.8.6 功能信号95

4.8.9 事务处理96

4.8.8 插件板尺寸96

4.8.7 总线传输信号96

4.8.10 块传输97

4.8.11 中断97

4.8.12 仲裁97

4.8.13 总线锁定97

4.9 ISA和EISA系统98

4.9.1 EISA系统98

4.9.2 EISA芯片99

4.9.3 系统元件100

4.9.4 总线体系结构100

4.9.4.1 主机总线100

4.9.4.2 EISA总线100

4.9.5.1 双口101

4.9.5 存储器控制101

4.9.4.3 外设总线(X总线)101

4.9.5.2 可编程状态跟踪器102

4.9.5.3 仲裁102

4.9.5.4 调节102

4.9.5.5 资源监视103

4.9.5.6 并发切换103

4.9.5.7 软盘控制器103

4.9.5.8 微通道芯片103

4.9.5.9 I/O芯片104

4.9.5.10 总线接口104

5.1 外设接口类型105

5.2 串行接口基础105

第5章串行口105

5.2.1 串行接口标准107

5.2.2 异步通讯109

5.3 串行口和并行口109

5.3.1 端口特征110

5.3.2 端口识别110

5.3.3 用MODE命令111

5.4 RS-232网络111

5.4.1 混合LAN112

5.4.2 保密性112

5.4.3 性能112

5.5 串行I/O芯片112

5.5.1 RS-232电平转换器113

5.5.2 RS-422115

5.5.3.1 UART芯片116

5.5.3 接收器/发送器IC116

5.5.3.2 6850 ACIA119

5.5.3.3 8250 ACE122

5.5.3.4 调制解调器状态寄存器126

5.5.3.5 中断识别寄存器128

5.5.3.6 INTEL 825IA USART128

5.5.3.6.1 配置130

5.5.3.6.2 同步方式131

5.4 位速率发生器133

5.5 串行接口工具133

5.6 82050异步通讯控制器134

5.6.3 波特率发生器135

5.6.2 系统接口135

5.6.1 82050信号135

5.6.4 中断136

5.6.5 发送和接收136

5.6.6 寄存器组136

5.7 82510异步串行控制器137

5.7.1 82510信号138

5.7.2 82510功能块139

5.7.3 寄存器组140

5.7.4 中断模式140

5.7.5 时钟产生140

5.7.6 发送140

5.8 82530串行通讯控制器(SCC)141

5.7.8 接收操作141

5.7.7 信号交换141

5.8.1 内部结构142

5.8.2 异步操作142

5.8.3 同步操作143

5.8.4 数据编码143

5.8.5 波特率发生器143

5.8.6 锁相环143

5.8.7 寄存器组144

5.8.8 数据流144

5.8.9 中断144

5.8.10 DMA控制145

5.8.11 环路方式145

5.8.12 回应和回送146

第6章并行接口147

6.1 并行接口技术147

6.2 信号交换技术147

6.2.1 零线信号交换148

6.2.1.1 去抖动技术150

6.2.1.2 键盘到系统板的接口150

6.2.1.3 键盘扫描器151

6.2.2 单线信号交换151

6.2.3 双线信号交换153

6.3 Centronics并行打印机接口154

6.3.1 基本操作155

6.3.2 正常信号交换156

6.3.3 忙状态信号交换156

6.4 输入/输出控制技术157

6.4.1 基本接口158

6.4.2 片选159

6.4.3 并行接口的类型159

6.4.4 使用PIO161

6.5 可编程接口161

6.6 8255可编程并行接口(PIA)162

6.6.1 方式0163

6.6.2 方式1164

6.6.2.1 输入信号交换164

6.6.2.2 输出信号交换164

6.6.2.3 轮询164

6.6.4 数字I/O板165

6.6.3 方式2165

6.7 IEEE-488总线166

6.7.1 9914GPIBA适配器芯片167

6.7.2 寄存器167

6.7.2.1 地址状态寄存器168

6.7.2.2 中断条件168

6.7.2.3 寻址169

6.7.2.4 辅助命令169

6.7.3 488缓冲器171

6.7.4 IEEE-488接口扩展板171

6.8 磁盘驱动器175

6.8.1 磁盘175

6.8.2 软盘驱动器176

6.8.2.1 驱动器接口177

6.8.2.2 软盘控制器178

6.8.2.3 控制器接口178

6.8.2.4 数据分离器179

6.8.2.5 写预补偿180

6.8.2.6 读/写操作180

6.8.3 硬盘驱动器180

6.8.3.1 IDE驱动181

6.8.3.2 接口信号182

6.8.4 SCSI驱动182

6.8.4.1 菊花链链接183

6.8.4.2 命令集184

6.8.4.3 主机适配器184

6.8.5 SCIS总线185

6.8.5.1 SCSI单驱动器协议186

6.8.5.2 扩展186

6.8.5.3 多设备SCSI操作187

6.8.5.4 数据传输189

6.8.5.4.1 信号交换189

6.8.5.4.2 状态传输191

6.8.5.4.3 消息传输191

6.8.5.4.4 重选191

6.8.5.5 5380SCSI I/O芯片191

6.8.6 寄存器193

6.8.6.1 发送端命令寄存器193

6.8.6.2 方式寄存器194

6.8.6.3 目标命令寄存器194

6.8.6.5 总线和状态寄存器195

6.8.6.4 选择允许寄存器195

第7章模拟量接口196

7.1 编码技术196

7.1.1 自然二进制编码196

7.1.2 双极性码197

7.1.3 极性198

7.1.4 符号数值198

7.1.5 补码198

7.1.6 移码199

7.1.7 反码199

7.2 D/A转换器199

7.2.1 DAC811200

7.2.1.1 接口201

7.4 模/数转换器203

7.3 位移和增益203

7.4.1 A/D转换器指标204

7.4.2 转换器性能204

7.4.3 ADC674模数转换器205

7.4.3.1 校准技术205

7.4.3.2 接口205

7.4.3.3 启动转换206

7.4.3.4 读操作207

7.4.4 数字/电流转换器207

7.5 多路开关208

7.5.1 MPC16S模拟量多路开关208

7.5.2 通道扩展209

7.5.4 误差210

7.5.3 多路开关应用210

7.5.4.1 泄漏211

7.5.4.2 建立时间212

7.5.4.3 电荷耦合212

7.5.4.4 交叉干扰212

7.5.4.5 降噪声技术212

7.6 采样保持电路213

7.6.1 采样保持元件213

7.6.2 SHC803采样保持器214

7.6.2.1 缓冲放大器215

7.6.2.2 控制信号215

7.6.2.3 负载与接地216

7.6.3 误差216

7.7 与PC的接口217

7.6.3.1 误差原因217

7.6.3.2 共模误差217

7.8 典型的数据采集应用218

7.9 模拟量和数字量I/O接口板219

7.10 寻址219

7.11 电阻传感器板220

7.12 扩展多路开关220

7.13 A/D板指标221

7.14 A/D采样速率221

7.15 4~20毫安系统222

第8章接口调度技术223

8.1 轮询223

8.2.1 中断操作225

8.2 中断225

8.2.3 向量中断226

8.2.2 多重中断226

8.2.4 中断类型227

8.2.5 68000系列中断227

8.2.6 中断例程228

8.2.7 高级中断228

8.2.8 缓冲228

8.2.9 8259A可编程中断控制器230

8.2.9.1 中断处理231

8.2.9.2 中断顺序232

8.2.9.3 级联232

8.2.10 EISA采用233

8.2.9.4 级联缓冲/比较器233

8.3 直接内存访问技术234

8.3.1 8237A DMA控制器234

8.3.1.1 寄存器235

8.3.1.2 基址和基字计数寄存器235

8.3.1.3 当前字和当前地址寄存器235

8.3.1.4 其它寄存器236

8.3.1.5 特殊的软件命令236

8.3.1.6 控制块237

8.3.1.7 DMA操作237

8.3.1.8 空闲周期237

8.3.1.9 工作周期237

8.3.1.11 存储器到存储器传送238

8.3.1.10 传送类型238

8.3.1.12 自动初始化239

8.3.1.13 优先级译码器239

8.3.1.14 时间压缩239

8.3.1.15 地址产生239

第9章计时240

9.1 计时电路240

9.2 分频计数器240

9.3 8253可编程间隔定时器241

9.3.1 精度242

9.3.2 操作方式242

9.3.3 监视定时器242

9.4 8254定时器243

9.3.5 选通方式243

9.3.4 脉冲和速率发生243

9.4.1 计数器/定时器I/O板244

9.4.2 插件接口245

9.5 6840PTM245

9.5.1 计数器246

9.5.2 计数器的工作方式246

9.6 绝对计时247

9.6.1 绝对定时时钟248

9.6.2 MM58174时钟/日历249

9.6.3 MSM58321时钟/日历250

9.6.4 146818时钟/日历250

附录1 1. 词汇表254

附录2 2. 作者简介259