《Intel 386 SL SuperSet系统设计指南 上》求取 ⇩

第一章 SL超级套片概论1

1.1现代个人计算机技术的挑战1

1.2 SL超级套片1

目录1

1.3一种新的PC产品2

第二章 SI套片的体系结构3

2.1系统功能划分3

2.1.1 Intel 386 SL CPU4

2.1.2 82360 SL5

2.1.3外部存贮器阵列5

2.2 Intel 386 SL系统设计选项5

2.2.1主存贮器系统5

2.2.1.2 DRAM主存6

2.2.1.3存贮器系统大小设置及控制机制6

2.2.1.1 SRAM主存6

2.2.2高速缓冲存贮器（Cache）系统7

2.2.2.1 Cache配置选项7

2.2.3支持Flash盘7

2.2.4系统和源管理选项7

2.3系统总线9

2.4引脚说明10

第三章 Intel 386 SL CPU与82360 SL接口11

3.1 Intel 386 SL CPU与82360 SL接口信号11

3.2 SL套片复位13

3.2.1系统复位13

3.2.2 CPU复位15

3.2.3恢复复位16

3.3 SL套片时钟16

4.1.1 DRAM或SRAM局部存贮器配置19

4.1 SL SuperSet内存控制器功能19

第四章 内存接口19

4.1.2内存访问控制20

4.1.3 EMS映象器20

4.1.3.1内部EMS支持20

4.1.3.2外部EMS支持20

4.1.4阴影内存支持21

4.1.5翻转内存支持21

4.1.6内存映象优先级22

4.1.7自动内存块和容量大小的允许22

4.1.8节 能支持22

4.2局部DRAM接口23

4.2.1局部DRAM功能23

4.2.1.1 DRAM体和大小支持23

4.2.1.2多体配置的页交叉存取24

4.2.1.3高速快页模式、快页模式和页模式DRAM支持25

4.2.1.4节 能刷新选项26

4.2.1.4.1在触发刷新频型的RAS#之前的CAS#刷影26

4.2.1.4.2挂起刷新26

4.2.1.4.3可编程刷新率27

4.2.1.5奇偶校验支持27

4.2.2 DRAM信号总结27

4.2.3 DRAM总线周期29

4.2.3.4内存读周期29

4.2.3.2内存写周期31

4.2.3.3刷新周期31

4.2.4 DRAM主存设计选项31

4.2.4.1内存体和DRAM频型考虑32

4.2.4.1.1 内存卡32

4.2.4.1.2机器类型34

4.2.4.3内存控制器驱动能力38

4.2.4.2有一个cache的DRAM子系统38

4.2.4.4建议用阻尼电阻39

4.2.5 DRAM定时39

4.3局部SRAM接口39

4.3.1局部SRAM特征39

4.3.2 SRAM信号总结40

4.3.3 SRAM总线周期40

4.3.3.1页模式访问40

4.3.3.2 SRAM读周期41

4.3.3.3 SRAM写周期41

4.3.4 SRAM主存设计选项42

5.1 SL SuperSet Cache控制器特性44

第五章 Cache接口44

5.1.1 Cache容量选项45

5.1.2 Cache映象选项45

5.1.2.1直接映象45

5.1.2.2 2路组联想映象45

5.1.2.3 4路组联想映象45

5.1.3片内标志RAM45

5.1.4 Cache的一致性48

5.1.4.1 Cache写入时同时写入主存48

5.1.4.2 Non—Cacheable地区域49

5.1.4.2.1局部存贮器及存贮器映象的I/O49

5.1.4.2.2 Shadow存贮器49

5.1.4.2.3 I/O空间49

5.1.4.2.8 Flash盘接口50

5.1.4.2.7 ISA滑动窗口50

5.1.4.3总线监听（Bus Snooping）50

5.1.4.2.9辅助图形帧缓冲器50

5.1.4.2.6系统管理RAM（SM—RAM）50

5.1.4.2.5自动Non—Cached存贮区域50

5.1.4.2.4外部EMS卡50

5.1.4.4 Cache清洗（Cache Flushing）51

5.1.5节 省系统功耗51

5.1.6可编程的Cache选项51

5.2 Cache接口信号51

5.3.1Cache读命中周期52

5.3 Cache总线操作52

5.3.2Cache读未命中周期53

5.3.3 Cache写命中周期53

5.4 Cache硬件选项54

第六章 数学协处理器接口56

6.1 MCP接口特点56

6.2 MCP接口信号56

6.3 MCP总线操作57

7.1 ISA总线接口特性60

第七章 ISA总线接口60

7.2 ISA总线信号61

7.3 ISA总线周期64

7.3.1存贮器读周期64

7.3.2存贮器写周期66

7.3.3 I/O读周期66

7.3.4 I/O写周期68

7.3.5中断周期69

7.3.6 DMA周期71

7.3.7外部总线主控器周期74

7.3.8刷新周期75

第八章 外围设备接口总线78

8.1 PI总线特性78

8.1.1 PI总线的总线超时79

8.2 PI总线信号79

8.3.1 PI总线偶地址写周期81

8.3.2 PI总线偶地址读周期81

8.3 PI总线操作81

8.3.3 PI总线16位奇地址读和写数据传送83

8.3.4在PI总线上对8位设备进行16位读和写数据传送83

8.3.5外部总线主控器周期84

8.4 Flash盘接口描述85

8.5设计说明85

第九章 X总线接口87

9.1 X总线特性87

9.2 X总线信号88

9.3 X总线操作89

9.4 X总线设备90

9.4.1 BIOS ROM90

9.4.1.1 BIOS ROM特性90

9.4.1.1.1 BIOS EPROM容量91

9.4.1.1.3系统ROM地址上的系统适配卡ROM92

9.4.1.1.2视频BIOS映象92

9.4.1.1.4 Flash EPROM及常规EPROM93

9.4.1.1.5可编程EPROM等待状态93

9.4.1.1.6 8位或16位BIOS94

9.4.1.1.7 BIOS影象94

9.4.1.2 BIOS ROM信号94

9.4.1.3 EPROM总线周期96

9.4.1.4 BIOS ROM硬件选项96

9.4.1.4.1 BIOS ROM类型96

9.4.1.4.2 BIOS ROM速度97

9.4.1.4.3 8位或16位BIOS数据总线98

9.4.2键盘控制器98

9.4.2.1 SL SuperSet键盘控制特性99

9.4.2.2键盘控制信号99

9.4.2.3键盘控制设计选项99

9.4.3.1 SL SuperSet软盘控制特性100

9.4.3软盘控制器（FDC）100

9.4.3.2软盘控制信号软盘控制信号100

9.4.2.3.1 Intel 8042100

9.4.2.3.3未用集成电路（ASIC）100

9.4.2.3.2 Intel 8742100

9.4.3.3软盘控制设计选项101

9.4.3.3.1 Intel 82077 AA101

9.4.3.3.2 ISA总线插入式软盘控制卡101

9.4.3.4软盘控制设计说明101

第十章 硬盘总线接口102

10.1硬盘接口特性102

10.2硬盘接口信号102

10.3硬盘总线周期104

10.4硬盘硬件选项104

10.4.1直接IDE硬盘接口104

10.4.3硬盘降低功耗106

10.4.2缓冲IDE硬盘接口106

10.4.4 ISA总线插入／或硬盘子系统108

第十一章 串行口的接口110

11.1串行口的接口特性110

11.2串行口的接口信号110

11.3串行口操作111

11.3.1 串行口设计选项111

11.3.2串行口缓冲选项112

11.3.3挂起期间保持调制解调器有效112

第十二章 并行口的接口114

12.1并行口的接口特性114

12.2并行口信号115

12.3并行口操作116

12.5.2并行口缓冲117

12.5.1扩展卡（Add_on Card）117

12.5并行口设计选项117

12.4快速并行口操作117

12.5.3引出脚118

第十三章 实时时钟接口119

13.1 RTC接口特性119

13.2 RTC接口信号121

13.3 RTC总线周期123

13.3.1内部RTC总线周期123

13.3.2外部RTC总线周期124

13.3.3扩展CHOS RAM访问125

13.4 RTC设计选项125

13.5 RTC设计注意事项126

第十四章 系统和电源管理127

14.1 SL SuperSet电源管理功能127

14.1.1 自动全局备用控制128

14.1.2挂起和恢复控制129

14.1.2.2 0伏特挂起／恢复130

14.1.2.1 5伏特挂起／恢复130

14.1.2.3 3V WELL131

14.1.2.4 82360 SL电源状态总结132

14.1.2.5 3V寄存器影象132

14.1.3系统管理中断132

14.1.3.1 SMM扩展限制133

14.1.4时钟控制134

14.1.5 设备和系统掉电控制134

14.1.6系统管理RAM135

14.1.7电池报警信号135

14.2系统和电源管理信号135

14.3电源管理硬件选项138

14.3.1 系统管理138

14.3.1.1内存子系统SM—RAM138

14.3.1.2.1 32KB外部SM.RAM139

14.3.1.2外部SM—RAM139

14.3.1.2.2 64KB SM.RAM140

14.3.1.2.3 SM.RAM电池备份选项141

14.3.2时钟控制141

14.3.3设备掉电142

14.3.3.1软件备用控制142

14.3.3.2备用或输出允许控制142

14.3.3.3电源板控制142

14.3.3.3.1用继电器实现电源控制142

14.3.3.3.2用晶体管进行电源控制143

14.3.3.4设备掉电选项控制144

14.3.4系统掉电145

14.3.5挂起／恢复按钮145

15.1.2退耦电容器147

15.1.1电源和接地板147

15.1 电源和接地要求147

第十五章 系统设计和调试147

15.2高频设计考虑148

15.2.1线路终止法148

15.2.1.1串行终止法149

15.2.2 干扰150

15.2.3 Latchup150

15.3调试指南151

15.3.1简单诊断程序151

15.3.2增量式建立和调试一个系统151

15.3.3板上在线仿真（ONCE）152

15.3.3.1 ICE 386 SL仿真器设计考虑152

1．附录A——Intel 386 SL CPU和82360 SL154

2．附录B——Intel 386 SL微处理器和SL SuperSet161

3．附录C——定时器和扬声器的接口167