《表1 波形测量结果：基于JESD204B的高速波形产生FMC子板设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于JESD204B的高速波形产生FMC子板设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

为了测试子板的功能和性能，需要将其安装在FPGA载板上，载板为子板提供电源，并通过FMC连接器由FPGA配置时钟控制芯片和AD9164，另外使用JESD204B协议传输高速串行数据到AD9164。信号源为子板提供参考时钟和采样时钟，采样时钟为2.4GHz。AD9164工作在混频模式，对1.8GHz中频和1GHz带宽信号的测试结果如表1所示。由表可以看出，1GHz带宽内的信号幅度起伏小于5d B，SFDR大于60d B，幅度呈现出sinc函数谱形状，通过开启AD9164的反sinc函数功能或者在FPGA内做待转换数据的均衡可以进一步减小幅度起伏。