《表1 KTC噪声计算结果》
根据上述噪声模型的计算,在电路设计过程中,为了降低MOS管的1/f噪声,在不影响电路相关性能的前提下,尽可能地增大MOS管的栅极面积。最终由电路设计的相关参数,取Cint=2 pF,计算得到KTC噪声计算情况见表1。通过表1可以发现:随着积分电容的增大,CDS降噪的效果就越不明显,并且该电路在使用较大积分电容(6、8 pF)时,使用CDS会使电路KTC噪声增加,出现此现象的原因是当积分电容越大时,积分电容的KTC噪声越小,越接近于采样电容的KTC噪声,然而在使用CDS过程过采样电容噪声需要计算为两倍,所以CDS的降噪效果越小,特别是当积分电容的KTC噪声小于采样电容的KTC噪声时,此时采样电容的KTC噪声为主要噪声来源,若采用CDS结构反而会提高噪声。因此,建议用户在使用较大积分电容时可以选择不使用CDS功能。
图表编号 | XD0065901700 严禁用于非法目的 |
---|---|
绘制时间 | 2019.07.25 |
作者 | 褚培松、陈洪雷、李辉、丁瑞军 |
绘制单位 | 中国科学院上海技术物理研究所红外成像材料与器件重点实验室、中国科学院大学、中国科学院上海技术物理研究所红外成像材料与器件重点实验室、中国科学院上海技术物理研究所红外成像材料与器件重点实验室、中国科学院大学、中国科学院上海技术物理研究所红外成像材料与器件重点实验室 |
更多格式 | 高清、无水印(增值服务) |