《表5 48MHz频率下各密码速度》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于国密算法SM2软硬件协同系统的FPGA架构》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

将设计完成的SM2IP模块与主控处理器CK802集成，由于SM2的协议机制还需要一些辅助函数的支持，其中包括SM3和随机数生成器，将这些IP硬件与主控CPU集成，利用Xilinx xc7a100t系列的FPGA开发板进行逻辑综合以及布局布线，通过Xilinx SDK软件开发环境实现SM2的签名验签功能，利用Visual Studio下SM2签名验签的测试结果，通过Visual Studio结果与FPGA运算结果进行对比，判定SM2硬件下签名验签结果与软件下出来的结果一致，从而验证了硬件设计的正确性。其次利用该系统集成的定时器Timer得到对该IP模块的运算效率，表5列出在48 MHz频率下各密码的速度，其中签名验签速度远远高于参考文献[7]中的速度，满足设计指标。