《表1 MCNC电路测试结果》
本文提出的基于Majority逻辑门映射的电路面积优化算法用C语言编程,并在WIN7 64位操作系统4 GB内存中实现.考虑到AIG或MIG内部的节点对应与门或者M门,并且在量子计算中实现M门的成本和实现AND/OR的成本一致[14],因此可以使用节点个数来衡量电路面积大小[15].本文将MCNC电路作为测试电路,覆盖搜索过程中限定生成切割得到的子AIG最大输入个数为5.表1为本文方法与文献[16]中逻辑综合工具ABC比较的结果.表1的第1列和第2列为测试电路的名称和电路的输入和输出以及PLA表示的乘积项个数;表1中AIG节点数和MIG节点数分别用ABC工具和本文算法后得到的节点数.表1的最后一列表示用本研究方法和ABC比较的结果,其计算方法如(6)式.
图表编号 | XD0038123800 严禁用于非法目的 |
---|---|
绘制时间 | 2019.01.10 |
作者 | 吴达斌、王伦耀、夏银水 |
绘制单位 | 宁波大学信息科学与工程学院、宁波大学信息科学与工程学院、宁波大学信息科学与工程学院 |
更多格式 | 高清、无水印(增值服务) |