《表5 开发阶段各过程的输入输出及记录数据》
提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《基于DO-254标准的FPGA设计过程及适航审定》
开发阶段各过程的输入输出数据如表5所示。
图表编号 | XD0025638300 严禁用于非法目的 |
---|---|
绘制时间 | 2018.06.01 |
作者 | 汪常林、王骥 |
绘制单位 | 中国航空无线电电子研究所、海军驻上海地区航空军事代表室 |
更多格式 | 高清、无水印(增值服务) |