《表3 利用埋层外延片所制IC器件的测试结果Tab.3 The test results of prepared IC using buried epitaxial wafer》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《双极IC用双埋层图形衬底制备N/P异型硅外延结构》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

通过针对性的工艺设计和不断整合优化后，所制埋层硅外延片的表面质量、图形漂移、畸变以及均匀性均显著改善。为验证产品的性能，将该外延片送交器件厂商流片并测试。IC芯片测试的隔离电压（VISO）、击穿电压（BVcbo和BVceo）、导通电阻（Rb）、放大系数（β）以及产出成品率（Yield）等结果如表3所示，表明该类型外延材料在终端产出参数均可以满足要求，成品率≥90%，材料和应用终端的双重指标均可以满足要求，表明了常压多片式工艺实现批量化生产的关键技术已经取得突破，为在IC芯片的配套应用奠定了良好基础。