《表3 协议计算延时与资源消耗对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于RRAM PUF的轻量级RFID认证协议》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

在此前的很多相关文献中，研究人员们一般使用软件对协议进行仿真并计算性能，这种方式存在比较大的误差，且无法得到RFID协议映射到电路中的真实延时数据。为了更进一步对协议的计算效率与计算开销进行比较，使用Verilog RTL构建了文献[4，6-7]和本文协议的逻辑部分。并以Intel公司的Cyclone V SE 5CSXFC6D6F31C6N器件为设计平台，使用Quartus Prime对所构建的模块进行了物理综合，将协议的逻辑计算部分转化为实际的数字电路。随后，统计了各协议中组合逻辑电路的关键路径延时和消耗资源数，如表3所示（其中关键路径指设计中从输入到输出经过的延时最长的逻辑路径，ALMs是Intel FPGA器件的实现逻辑单元）。