《表1 VVCO_ctrl变化时对VCO自校准环路和PLL的影响》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《用于高速CMOS图像传感器的锁相环模块》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

除主要反馈环路外，PLL内部尚有一用于执行VCO自校准的闭环，位于VCO压控端与VCO电流偏置模块之间[12]。如图1所示，VCO压控端VVCO_ctrl上的模拟信号进入环路，通过比较器组转换成数字信号，经组合逻辑判断后由输出寄存器输出信号Q〈0∶15〉，以控制电荷泵和VCO偏置电流模块中的电流调节模块开关，进而影响VCO和PLL主反馈环路的特性。另有一个由多级限流反相器组成的慢速时钟振荡器为数字电路部分提供时钟驱动，同时控制自校准环路的反馈速度，避免反馈过快导致主反馈环路不稳定。现将VVCO_ctrl变化时对该环路和PLL的影响归纳于表1。其中，VVCO_ctrl的输入区间划分由比较器组的输入参考电压决定。