《表2:差分放大器指标:基于FPGA的信号发生器仿真设计》
使用DDS结构时需要进行噪声因素的考虑,DDS获取信号相位的方式是相位截断,信号发生器进行波形时的相位累加器约为40位,相位截断仅为14位,相位截断形成误差之后会引入杂散,形成噪音。在信号转换中,数模转换时需要采用采样频率才能够完整的保留原始信号中的信息,DDS技术在进行信号采样与恢复的过程设计时才能够分析频率的特性。在实际的情况中,DDS的输出频谱较为复杂,会在形成的过程中出现能量不等的谱线,需要从根本上消除原因,遏制杂散频率,将频谱的纯度进行优化。针对DDS的频谱杂散,需要进行方案的改善与优化,以奈奎斯特带宽作为接线,通过设计滤波性能消除带外噪声;在信号频谱的范围之内,杂散信号需要进行减少相位截断引入的噪声,需要在一定范围内增大波形查找表的容量信息,并且让波形存储器在一定的条件下进行优化,采用存储压缩技术完成优化。在设计电路时需要通过对PCB的布局对电源逐级去耦,将数字信号与模拟信号相隔离,以减少系统产生的噪音。
图表编号 | XD0017117800 严禁用于非法目的 |
---|---|
绘制时间 | 2018.12.15 |
作者 | 陈嘉 |
绘制单位 | 江苏省常州技师学院 |
更多格式 | 高清、无水印(增值服务) |