《表1 16位SET加法器电路的性能比较》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于SET的并行加法器电路设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

从表1中可得，与串行进位加法器相比，超前进位加法器极大地减少了延迟时间，但传统CLA加法器的晶体管数和功耗较大，因此对超前进位加法器进行了优化设计。优化后的CLA加法器与传统CLA加法器相比晶体管数减少了36.36%，功耗降低了38.9%，电路平均延迟减少了17.99%。